Issue Browser
Volume 26, Issue 1, Jan 2005
Column
CONTENTS
Design and Realization of Resonant Tunneling Diodes with New Material Structure
Wang Jianlin, Wang Liangchen, Zeng Yiping, Liu Zhongli, Yang Fuhua, and Bai Yunxia
Chin. J. Semicond.  2005, 26(1): 1-5
Abstract PDF

A new material structure with Al0.22Ga0.78As/In0.15Ga0.85As/GaAs emitter spacer layer and GaAs/In0.15Ga0.85As/GaAs well for resonant tunneling diodes is designed and the corresponding device is fabricated.RTDs DC characteristics are measured at room temperature. Peak to valley current ratio and the available current density for RTDs at room temperature are computed.Analysis on these results suggests that adjusting material structure and optimizing fabrication processes will be an effective means to improve the quality of RTDs.

A new material structure with Al0.22Ga0.78As/In0.15Ga0.85As/GaAs emitter spacer layer and GaAs/In0.15Ga0.85As/GaAs well for resonant tunneling diodes is designed and the corresponding device is fabricated.RTDs DC characteristics are measured at room temperature. Peak to valley current ratio and the available current density for RTDs at room temperature are computed.Analysis on these results suggests that adjusting material structure and optimizing fabrication processes will be an effective means to improve the quality of RTDs.
W/TiN Gate Thin-Film Fully-Depleted SOI CMOS Devices
Lian, Jun, and, Hai, Chaohe
Chin. J. Semicond.  2005, 26(1): 6-10
Abstract PDF

TiN gate thin-film fully-depleted SOI CMOS devices are fabricated and discussed.Key process technologies are demonstrated.Compared with the dual polysilicon gate devices,the channel doping concentration of nMOS and pMOS can be reduced without changing threshold voltage (VT),which enhances the mobility.Symmetrical VT is achieved by nearly the same VT implant dose because of the near mid-gap workfunction of TiN gate.The SCE effect is improved when the thin-film thickness is reduced.

TiN gate thin-film fully-depleted SOI CMOS devices are fabricated and discussed.Key process technologies are demonstrated.Compared with the dual polysilicon gate devices,the channel doping concentration of nMOS and pMOS can be reduced without changing threshold voltage (VT),which enhances the mobility.Symmetrical VT is achieved by nearly the same VT implant dose because of the near mid-gap workfunction of TiN gate.The SCE effect is improved when the thin-film thickness is reduced.
Ultra-Wideband Electromagnetic Radiation from GaAs Photoconductive Switches
Shi Wei,Jia Wanli, and Ji Weili
Chin. J. Semicond.  2005, 26(1): 11-15
Abstract PDF

The experiment results of ultrawide band electromagnetic radiation with DC biased GaAs photoconductive semiconductor switch combining double ridge horn antenna triggered by high repeat frequency femto-second laser pulse are reported.The GaAs switches are insulated by solid multi-layer transparent dielectrics and the distance of two electrodes is 3mm.The electrode material of the switch is ohmic contact through alloy technics with definite proportion of Au/Ge/Ni.This switch and double ridge horn antenna are integrated and the receive antenna is connected with the test instrument.From receiving antenna,ultra fast electrical pulse of 200ps rise time and 500ps pulse width is obtained,the repetition rate of the pulse is about 82MHz and the frequency spectrum is in the range of 4.7MHz~14GHz.The radiation characteristic of the ultrafast electrical pulse is analyzed.

The experiment results of ultrawide band electromagnetic radiation with DC biased GaAs photoconductive semiconductor switch combining double ridge horn antenna triggered by high repeat frequency femto-second laser pulse are reported.The GaAs switches are insulated by solid multi-layer transparent dielectrics and the distance of two electrodes is 3mm.The electrode material of the switch is ohmic contact through alloy technics with definite proportion of Au/Ge/Ni.This switch and double ridge horn antenna are integrated and the receive antenna is connected with the test instrument.From receiving antenna,ultra fast electrical pulse of 200ps rise time and 500ps pulse width is obtained,the repetition rate of the pulse is about 82MHz and the frequency spectrum is in the range of 4.7MHz~14GHz.The radiation characteristic of the ultrafast electrical pulse is analyzed.
Fabrication of Ultra Deep Electrical Isolation Trenches with High Aspect Ratio Using
Zhu Yong, Yan Guizhen, Wang Chengwei, Yang Zhenchuan, Fan Jie, Zhou Jian,and Wang Yangyuan
Chin. J. Semicond.  2005, 26(1): 16-21
Abstract PDF

A novel technique to fabricate ultra deep high aspect ratio electrical isolation trenches with DRIE and dielectric refill is presented.The relationship between trench profile and DRIE parameters is discussed.By optimizing DRIE parameters and RIE etching the trenches’ opening,the ideal trench profile is obtained to ensure that the trenches are fully refilled without voids.The electrical isolation trenches are 5μm wide and 92μm deep with 0.5μm thick oxide layers on the sidewall as isolation material.The measured I-V result shows that the trench structure has good electrical isolation performance:the average resistance in the range of 0~100V is more than 1e11Ω and no breakdown appears under 100V.This isolation trench structure has been used in fabrication of the bulk integrated micromachined gyroscope,which shows high performance.

A novel technique to fabricate ultra deep high aspect ratio electrical isolation trenches with DRIE and dielectric refill is presented.The relationship between trench profile and DRIE parameters is discussed.By optimizing DRIE parameters and RIE etching the trenches’ opening,the ideal trench profile is obtained to ensure that the trenches are fully refilled without voids.The electrical isolation trenches are 5μm wide and 92μm deep with 0.5μm thick oxide layers on the sidewall as isolation material.The measured I-V result shows that the trench structure has good electrical isolation performance:the average resistance in the range of 0~100V is more than 1e11Ω and no breakdown appears under 100V.This isolation trench structure has been used in fabrication of the bulk integrated micromachined gyroscope,which shows high performance.
A New Clustering-Based Partitioning Method for VLSI Mixed-Mode Placement
Lü Yongqiang, Hong Xianlong, Yang Changqi, Zhou Qiang, and Cai Yici
Chin. J. Semicond.  2005, 26(1): 22-28
Abstract PDF

An efficient partitioning algorithm for mixed-mode placement,extended-MFFC-based partitioning,is presented.It combines the bottom-up clustering and the top-down partitioning together.To do this,designers can not only cluster cells considering logic dependency but also partition them aiming at min-cut.Experimental results show that extended-MFFC-based partitioning performs well in mixed-mode placement with big pre-designed blocks.By comparison with the famous partitioning package HMETIS,this partitioning proves its remarkable function in mixed-mode placement.

An efficient partitioning algorithm for mixed-mode placement,extended-MFFC-based partitioning,is presented.It combines the bottom-up clustering and the top-down partitioning together.To do this,designers can not only cluster cells considering logic dependency but also partition them aiming at min-cut.Experimental results show that extended-MFFC-based partitioning performs well in mixed-mode placement with big pre-designed blocks.By comparison with the famous partitioning package HMETIS,this partitioning proves its remarkable function in mixed-mode placement.
Thin-Film Accumulation-Mode SOI pMOSFET
Lian Jun, Hai Chaohe,and Cheng Chao
Chin. J. Semicond.  2005, 26(1): 29-33
Abstract PDF

Thin-film accumulation-mode SOI pMOSFETs are fabricated and investigated.Their characteristics are compared with those of thin-film inversion-mode pMOSFETs.The subthreshold slope is 69mV/decade,and it almost has no DIBL effect.The breakdown voltage is 10.5V,which is increased by 40% relative to thin-film inversion-mode pMOSFET.The saturation current is 130μA/μm,which is enhanced by 27% compared with inversion-mode pMOSFET.The per-stage propagation delay of 101-stage SOI CMOS ring oscillator is 56ps with 3V supply voltage.

Thin-film accumulation-mode SOI pMOSFETs are fabricated and investigated.Their characteristics are compared with those of thin-film inversion-mode pMOSFETs.The subthreshold slope is 69mV/decade,and it almost has no DIBL effect.The breakdown voltage is 10.5V,which is increased by 40% relative to thin-film inversion-mode pMOSFET.The saturation current is 130μA/μm,which is enhanced by 27% compared with inversion-mode pMOSFET.The per-stage propagation delay of 101-stage SOI CMOS ring oscillator is 56ps with 3V supply voltage.
非晶硅碳(a-SiC∶H)薄膜光学常数的透射谱表征
胡志华, 廖显伯
Chin. J. Semicond.  2005, 26(1): 34-37
Abstract PDF

报道了一种用透射谱数据分析法计算非晶硅碳薄膜的厚度、折射率、吸收系数和光学带隙等光学常数的方法和程序.这一方法引用有效谐振子模型理论的折射率色散关系,所有公式均为解析表达式,便于进行数据处理,无须专用软件,使用Excel即可完成,适用于多种半导体薄膜材料.将这种方法应用于PECVD方法制备的非晶硅碳(a-SiC∶H)薄膜,对其光学特性进行了分析.

报道了一种用透射谱数据分析法计算非晶硅碳薄膜的厚度、折射率、吸收系数和光学带隙等光学常数的方法和程序.这一方法引用有效谐振子模型理论的折射率色散关系,所有公式均为解析表达式,便于进行数据处理,无须专用软件,使用Excel即可完成,适用于多种半导体薄膜材料.将这种方法应用于PECVD方法制备的非晶硅碳(a-SiC∶H)薄膜,对其光学特性进行了分析.
MOCVD法以NO气体为掺杂源生长p型ZnO薄膜
徐伟中, 叶志镇, 周婷, 赵炳辉, 朱丽萍, 黄靖云
Chin. J. Semicond.  2005, 26(1): 38-41
Abstract PDF

采用金属有机化学气相沉积方法在玻璃上生长了掺氮的低电阻p型ZnO薄膜.实验使用NO和N2O共同作为氧源,且NO同时作为掺氮源,二乙基锌作为锌源.X射线衍射测试表明薄膜具有c轴择优取向的结构特性,二次离子质谱分析证实了氮被掺入了ZnO薄膜.通过优化锌源流量获得了最高空穴浓度为1.97×10/up18/cm-3,最低电阻率为3.02Ω·cm的ZnO薄膜.

采用金属有机化学气相沉积方法在玻璃上生长了掺氮的低电阻p型ZnO薄膜.实验使用NO和N2O共同作为氧源,且NO同时作为掺氮源,二乙基锌作为锌源.X射线衍射测试表明薄膜具有c轴择优取向的结构特性,二次离子质谱分析证实了氮被掺入了ZnO薄膜.通过优化锌源流量获得了最高空穴浓度为1.97×10/up18/cm-3,最低电阻率为3.02Ω·cm的ZnO薄膜.
硅基AlN薄膜制备技术与测试分析
于毅, 任天令, 刘理天
Chin. J. Semicond.  2005, 26(1): 42-45
Abstract PDF

采用直流磁控反应溅射法,在Si(100),Al/Si(100)和Pt/Ti/Si(100)等多种衬底上制备了用于MEMS器件的AlN薄膜.用XRD和AES对薄膜的结构和组分进行了分析,通过优化工艺参数,得到了提高薄膜择优取向的方法,并分析了不同衬底上AlN晶粒生长的有关机理.制备的AlN薄膜显示出良好的〈002〉择优取向性,摇摆曲线的半高宽达到5.6°.

采用直流磁控反应溅射法,在Si(100),Al/Si(100)和Pt/Ti/Si(100)等多种衬底上制备了用于MEMS器件的AlN薄膜.用XRD和AES对薄膜的结构和组分进行了分析,通过优化工艺参数,得到了提高薄膜择优取向的方法,并分析了不同衬底上AlN晶粒生长的有关机理.制备的AlN薄膜显示出良好的〈002〉择优取向性,摇摆曲线的半高宽达到5.6°.
太阳电池中CdS多晶薄膜的微结构及性能
李卫, 冯良桓, 蔡亚平, 张静全, 郑家贵, 蔡伟, 黎兵, 武莉莉, 雷智
Chin. J. Semicond.  2005, 26(1): 46-51
Abstract PDF

采用化学水浴法制备了CdS多晶薄膜,通过XRD,AFM,XPS和光学透过率谱等测试手段研究了CdS多晶薄膜生长过程中的结构和性能.结果表明,随着沉积的进行,薄膜更加均匀、致密,与衬底粘附力增强,其光学能隙逐渐增大,薄膜由无定形结构向六方(002)方向优化生长,同时出现了Cd(OH)2相.在此基础上,通过建立薄膜的生长机制与性能的联系,沉积出优质CdS多晶薄膜,获得了转化效率为13.38%的CdS/CdTe小面积电池.

采用化学水浴法制备了CdS多晶薄膜,通过XRD,AFM,XPS和光学透过率谱等测试手段研究了CdS多晶薄膜生长过程中的结构和性能.结果表明,随着沉积的进行,薄膜更加均匀、致密,与衬底粘附力增强,其光学能隙逐渐增大,薄膜由无定形结构向六方(002)方向优化生长,同时出现了Cd(OH)2相.在此基础上,通过建立薄膜的生长机制与性能的联系,沉积出优质CdS多晶薄膜,获得了转化效率为13.38%的CdS/CdTe小面积电池.
多孔硅/PVK复合体系的光电性能
周成瑶, 李东升, 张年生, 杨德仁
Chin. J. Semicond.  2005, 26(1): 52-56
Abstract PDF

用旋涂法实现了多孔硅与聚乙烯咔唑的复合,并研究了不同温度热处理后复合体系的电学和光学性能.实验结果表明:热处理有利于复合体系发光强度的提高;而且当热处理温度不超过120℃,随着热处理温度的升高器件的整流效应增大.同时,复合体系还实现了电致发光,产生了555nm的电致发光峰.

用旋涂法实现了多孔硅与聚乙烯咔唑的复合,并研究了不同温度热处理后复合体系的电学和光学性能.实验结果表明:热处理有利于复合体系发光强度的提高;而且当热处理温度不超过120℃,随着热处理温度的升高器件的整流效应增大.同时,复合体系还实现了电致发光,产生了555nm的电致发光峰.
难熔金属与n-GaAs的欧姆接触特性
刘文超, 夏冠群, 李冰寒, 黄文奎, 刘延祥
Chin. J. Semicond.  2005, 26(1): 57-61
Abstract PDF

用磁控溅射系统和快速合金化法制备了Mo/W/Ti/Au多层金属和n-GaAs材料的欧姆接触,在溅射金属层之前分别用HCl溶液和(NH4)2S溶液对n-GaAs材料的表面进行处理.用传输线法对比接触电阻进行了测试,并利用俄歇电子能谱(AES)、X射线衍射图谱(XRD)对接触的微观结构进行了分析.结果表明,用(NH4)2S溶液对n-GaAs材料表面进行处理后,比接触电阻最小;在700℃快速合金化后获得最低的比接触电阻,约为4.5×10-6Ω·cm2.这是由于(NH4)2S溶液钝化处理后降低了GaAs的表面态密度,消除了费米能级钉扎效应,从而改善了难熔金属与GaAs的接触特性.

用磁控溅射系统和快速合金化法制备了Mo/W/Ti/Au多层金属和n-GaAs材料的欧姆接触,在溅射金属层之前分别用HCl溶液和(NH4)2S溶液对n-GaAs材料的表面进行处理.用传输线法对比接触电阻进行了测试,并利用俄歇电子能谱(AES)、X射线衍射图谱(XRD)对接触的微观结构进行了分析.结果表明,用(NH4)2S溶液对n-GaAs材料表面进行处理后,比接触电阻最小;在700℃快速合金化后获得最低的比接触电阻,约为4.5×10-6Ω·cm2.这是由于(NH4)2S溶液钝化处理后降低了GaAs的表面态密度,消除了费米能级钉扎效应,从而改善了难熔金属与GaAs的接触特性.
HgCdTe钝化过程中形成的镶嵌结构及其热处理效应
孙涛, 王庆学, 陈文桥, 梁晋穗, 陈兴国, 胡晓宁, 李言谨
Chin. J. Semicond.  2005, 26(1): 62-66
Abstract PDF

通过高分辨X射线衍射仪中的二维点阵研究了溅射的CdTe介质膜对HgCdTe外延层的影响.发现在高溅射能量下沉积的钝化膜由于应力的作用,HgCdTe晶片出现弯曲及大量镶嵌结构,而这种镶嵌结构可通过合理的热处理工艺消除.

通过高分辨X射线衍射仪中的二维点阵研究了溅射的CdTe介质膜对HgCdTe外延层的影响.发现在高溅射能量下沉积的钝化膜由于应力的作用,HgCdTe晶片出现弯曲及大量镶嵌结构,而这种镶嵌结构可通过合理的热处理工艺消除.
硅腐蚀停止技术制备超薄硅膜中的分形现象
杨道虹, 徐晨, 董典红, 张剑铭, 阳启明, 金文贤, 沈光地
Chin. J. Semicond.  2005, 26(1): 67-71
Abstract PDF

利用浓硼扩散腐蚀停止技术制备自由悬空硅薄膜时,在薄膜的表面观察到了呈分形生长的反应生成络合物聚集结构.研究表明,薄膜表面的生成物的分形属于典型的有限扩散集团凝聚模型,其分形维数值约为1.667.实验还发现,反应生成络合物的聚集结构以及能否产生聚集都受腐蚀腔体的深宽比影响.

利用浓硼扩散腐蚀停止技术制备自由悬空硅薄膜时,在薄膜的表面观察到了呈分形生长的反应生成络合物聚集结构.研究表明,薄膜表面的生成物的分形属于典型的有限扩散集团凝聚模型,其分形维数值约为1.667.实验还发现,反应生成络合物的聚集结构以及能否产生聚集都受腐蚀腔体的深宽比影响.
半绝缘GaAs衬底中AB微缺陷对MESFET器件性能的影响
徐岳生, 付生辉, 刘彩池, 王海云, 魏欣, 郝景臣
Chin. J. Semicond.  2005, 26(1): 72-77
Abstract PDF

研究了LEC 法生长SI-GaAs衬底上的AB微缺陷对相应的MESFET器件性能(跨导、饱和漏电流、夹断电压)的影响.用AB腐蚀液显示AB微缺陷(AB-EPD:10/up3/~10/up4/cm-2量级),用KOH腐蚀液显示位错(EPD:104cm-2量级),发现衬底上的AB微缺陷对器件性能及均匀性有显著影响.随着AB-EPD的增大,跨导、饱和漏电流变小,夹断电压的绝对值也变小.利用扫描光致发光光谱(PL mapping) 对衬底质量进行了测量,结果表明衬底参数好的样品,PL参数好,相应器件的参数也好,从而有可能制作出良好的器件.

研究了LEC 法生长SI-GaAs衬底上的AB微缺陷对相应的MESFET器件性能(跨导、饱和漏电流、夹断电压)的影响.用AB腐蚀液显示AB微缺陷(AB-EPD:10/up3/~10/up4/cm-2量级),用KOH腐蚀液显示位错(EPD:104cm-2量级),发现衬底上的AB微缺陷对器件性能及均匀性有显著影响.随着AB-EPD的增大,跨导、饱和漏电流变小,夹断电压的绝对值也变小.利用扫描光致发光光谱(PL mapping) 对衬底质量进行了测量,结果表明衬底参数好的样品,PL参数好,相应器件的参数也好,从而有可能制作出良好的器件.
空穴缓冲层CuPc对有机电致发光器件特性的影响
郑代顺, 张旭, 钱可元
Chin. J. Semicond.  2005, 26(1): 78-83
Abstract PDF

采用旋涂和真空蒸发沉积工艺制备了结构分别为ITO/PVK:TPD/Alq3/Al和ITO/PVK:TPD/LiBq4/Alq3/Al的绿色和蓝色有机电致发光器件(OLED),并研究了空穴缓冲层CuPc对OLED特性的影响.结果发现:对于绿色OLED,CuPc的加入提高了器件的电流和亮度,改善了器件的性能;而对于蓝色OLED,CuPc的加入则加剧了载流子的不平衡注入,导致器件性能恶化.这表明空穴缓冲层CuPc对不同结构OLED的特性具有不同的影响,并通过器件的能级结构对此进行了解释.

采用旋涂和真空蒸发沉积工艺制备了结构分别为ITO/PVK:TPD/Alq3/Al和ITO/PVK:TPD/LiBq4/Alq3/Al的绿色和蓝色有机电致发光器件(OLED),并研究了空穴缓冲层CuPc对OLED特性的影响.结果发现:对于绿色OLED,CuPc的加入提高了器件的电流和亮度,改善了器件的性能;而对于蓝色OLED,CuPc的加入则加剧了载流子的不平衡注入,导致器件性能恶化.这表明空穴缓冲层CuPc对不同结构OLED的特性具有不同的影响,并通过器件的能级结构对此进行了解释.
深亚微米p+栅pMOSFET中NBTI效应及氮在其中的作用
韩晓亮, 郝跃, 刘红侠
Chin. J. Semicond.  2005, 26(1): 84-87
Abstract PDF

研究了p+栅pMOSFET中的NBTI效应.通过实验分析了NBTI应力后器件特性及典型参数的退化,研究了氮化栅氧中氮对NBTI效应的作用,并给出了栅氧中的氮对NBTI效应影响的可能机制,即栅氧中氮形成的Si—N键不易被分解,但栅氧中的氮提供了H+的陷阱中心,导致NBTI效应中氧化层正固定电荷的增加,其总体效果表现为氮对NBTI效应退化影响的增加.

研究了p+栅pMOSFET中的NBTI效应.通过实验分析了NBTI应力后器件特性及典型参数的退化,研究了氮化栅氧中氮对NBTI效应的作用,并给出了栅氧中的氮对NBTI效应影响的可能机制,即栅氧中氮形成的Si—N键不易被分解,但栅氧中的氮提供了H+的陷阱中心,导致NBTI效应中氧化层正固定电荷的增加,其总体效果表现为氮对NBTI效应退化影响的增加.
高性能1mm AlGaN/GaN功率HEMTs研制
邵刚, 刘新宇, 和致经, 刘键, 魏珂, 陈晓娟, 吴德馨, 王晓亮, 陈宏
Chin. J. Semicond.  2005, 26(1): 88-91
Abstract PDF

报道了基于蓝宝石衬底的高性能1mm AlGaN/GaN HEMTs功率器件.为了提高微波功率器件性能,采用新的欧姆接触和新型空气桥方案.测试表明,器件电流密度为0.784A/mm,跨导197mS/mm,击穿电压大于40V,截止态漏电较小,1mm栅宽器件的单位截止频率达到20GHz,最大振荡频率为28GHz,功率增益为11dB,功率密度为1.2W/mm,PAE为32%,两端口阻抗特性显示了在微波应用中的良好潜力.

报道了基于蓝宝石衬底的高性能1mm AlGaN/GaN HEMTs功率器件.为了提高微波功率器件性能,采用新的欧姆接触和新型空气桥方案.测试表明,器件电流密度为0.784A/mm,跨导197mS/mm,击穿电压大于40V,截止态漏电较小,1mm栅宽器件的单位截止频率达到20GHz,最大振荡频率为28GHz,功率增益为11dB,功率密度为1.2W/mm,PAE为32%,两端口阻抗特性显示了在微波应用中的良好潜力.
高功率附加效率的InGaP/GaAs功率HBT
郑丽萍, 袁志鹏, 樊宇伟, 孙海锋, 狄浩成, 王素琴, 刘新宇, 吴德馨
Chin. J. Semicond.  2005, 26(1): 92-95
Abstract PDF

采用发射极基极金属自对准工艺,成功研制出了InGaP/GaAs功率HBT.发射极尺寸为(3μm×15μm)×16的功率器件的截止频率和最高振荡频率分别为55GHz和35GHz.在片load-pull测试表明:当工作频率为1GHz时,器件工作在AB类,该功率管最大输出功率为23.5dBm,最大功率附加效率达60%,P1dB的输出功率为21dBm,对应增益为16dB,工作电压为3.5V.

采用发射极基极金属自对准工艺,成功研制出了InGaP/GaAs功率HBT.发射极尺寸为(3μm×15μm)×16的功率器件的截止频率和最高振荡频率分别为55GHz和35GHz.在片load-pull测试表明:当工作频率为1GHz时,器件工作在AB类,该功率管最大输出功率为23.5dBm,最大功率附加效率达60%,P1dB的输出功率为21dBm,对应增益为16dB,工作电压为3.5V.
新结构微波功率SiGe HBT的数值分析
刘亮, 王玉琦, 肖波, 亢宝位, 吴郁, 王哲
Chin. J. Semicond.  2005, 26(1): 96-101
Abstract PDF

提出一种新结构的微波功率SiGe异质结双极晶体管(SiGe HBT),该结构通过在传统SiGe HBT的外基区下的集电区中挖槽并填充SiO2的方法来改善器件的高频性能.将相同尺寸的新结构和传统结构的器件仿真结果进行比较,发现新结构器件的基区集电区电容减少了55%,因而使器件的最大有效增益提高了大约2dB,其工作在低压(Vce=4.5V)和高压(Vce=28V)情况下的最高振荡频率分别提高了24%和10%.

提出一种新结构的微波功率SiGe异质结双极晶体管(SiGe HBT),该结构通过在传统SiGe HBT的外基区下的集电区中挖槽并填充SiO2的方法来改善器件的高频性能.将相同尺寸的新结构和传统结构的器件仿真结果进行比较,发现新结构器件的基区集电区电容减少了55%,因而使器件的最大有效增益提高了大约2dB,其工作在低压(Vce=4.5V)和高压(Vce=28V)情况下的最高振荡频率分别提高了24%和10%.
基于干/湿法腐蚀的自对准SiGe HBT器件
刘道广, 郝跃, 徐世六, 李开成, 李培咸, 张晓菊, 张金凤, 郑雪峰, 张静, 刘嵘侃, 刘伦才
Chin. J. Semicond.  2005, 26(1): 102-105
Abstract PDF

采用干/湿法腐蚀相结合技术,利用氢氧化钾(KOH)溶液和六氟化硫(SF6)对Si及SiGe材料进行腐蚀,研究自对准Si/SiGe HBT台面器件,获得了fT=40GHz,fmax=127.1GHz的结果.

采用干/湿法腐蚀相结合技术,利用氢氧化钾(KOH)溶液和六氟化硫(SF6)对Si及SiGe材料进行腐蚀,研究自对准Si/SiGe HBT台面器件,获得了fT=40GHz,fmax=127.1GHz的结果.
100mm InGaP/GaAs HBT及相关电路关键工艺
石瑞英, 孙海锋, 刘训春, 刘洪民
Chin. J. Semicond.  2005, 26(1): 106-110
Abstract PDF

对100mm In0.49Ga0.51P/GaAs HBT器件及相关电路制备中的In0.49Ga0.51P腐蚀问题、聚酰亚胺平面化、空气桥等几项关键工艺进行了研究,解决了器件及电路制备过程中出现的难题,尤其是用很简单的方法解决了In0.49Ga0.51P腐蚀过程中经常出现的腐蚀“岛”问题,并且成功地制作出所设计的器件及电路.

对100mm In0.49Ga0.51P/GaAs HBT器件及相关电路制备中的In0.49Ga0.51P腐蚀问题、聚酰亚胺平面化、空气桥等几项关键工艺进行了研究,解决了器件及电路制备过程中出现的难题,尤其是用很简单的方法解决了In0.49Ga0.51P腐蚀过程中经常出现的腐蚀“岛”问题,并且成功地制作出所设计的器件及电路.
预先老化对注F nMOS器件辐射可靠性的影响
崔帅, 余学峰, 任迪远, 张华林, 艾尔肯
Chin. J. Semicond.  2005, 26(1): 111-114
Abstract PDF

对注F和未注F CC4007器件在100℃高温老化后的Co60辐照特性进行了研究.研究发现辐照前的高温老化减少了注F器件在辐照中的界面态陷阱电荷的积累,但是普通器件辐照前的高温老化在减少辐照中界面态积累的同时却增加了氧化物电荷的积累,损害了器件的可靠性.可见,栅介质中F离子的引入可以明显提高器件的可靠性.

对注F和未注F CC4007器件在100℃高温老化后的Co60辐照特性进行了研究.研究发现辐照前的高温老化减少了注F器件在辐照中的界面态陷阱电荷的积累,但是普通器件辐照前的高温老化在减少辐照中界面态积累的同时却增加了氧化物电荷的积累,损害了器件的可靠性.可见,栅介质中F离子的引入可以明显提高器件的可靠性.
超薄Si3N4/SiO2(N/O)stack栅介质及器件
林钢, 徐秋霞
Chin. J. Semicond.  2005, 26(1): 115-119
Abstract PDF

成功制备了EOT(equivalent oxide thickness)为2.1nm的Si3N4/SiO2(N/O) stack栅介质,并对其性质进行了研究.结果表明,同样EOT的Si3N4/SiO2 stack栅介质和纯SiO2栅介质比较,前者在栅隧穿漏电流、抗SILC性能、栅介质寿命等方面都远优于后者.在此基础上,采用Si3N4/SiO2 stack栅介质制备出性能优良的栅长为0.12μm的CMOS器件,器件很好地抑制了短沟道效应.在Vds=Vgs=±1.5V下,nMOSFET和pMOSFET对应的饱和电流Ion分别为584.3μA/μm和-281.3μA/μm,对应Ioff分别是8.3nA/μm和-1.3nA/μm.

成功制备了EOT(equivalent oxide thickness)为2.1nm的Si3N4/SiO2(N/O) stack栅介质,并对其性质进行了研究.结果表明,同样EOT的Si3N4/SiO2 stack栅介质和纯SiO2栅介质比较,前者在栅隧穿漏电流、抗SILC性能、栅介质寿命等方面都远优于后者.在此基础上,采用Si3N4/SiO2 stack栅介质制备出性能优良的栅长为0.12μm的CMOS器件,器件很好地抑制了短沟道效应.在Vds=Vgs=±1.5V下,nMOSFET和pMOSFET对应的饱和电流Ion分别为584.3μA/μm和-281.3μA/μm,对应Ioff分别是8.3nA/μm和-1.3nA/μm.
Ultra-Thin Body SOI MOSFET交流特性分析和结构优化
田豫, 黄如
Chin. J. Semicond.  2005, 26(1): 120-125
Abstract PDF

针对沟道长度为50nm的UTB SOI器件进行了交流模拟工作,利用器件主要的性能参数,详细分析了UTB结构的交流特性.通过分析UTB SOI器件的硅膜厚度、侧墙宽度等结构参数对器件交流特性的影响,对器件结构进行了优化.最终针对UTB SOI MOSFET结构提出了一种缓解速度和功耗特性优化之间矛盾的方法,从而实现了结构参数的优化选取,使UTB SOI MOSFET器件的应用空间更为广泛.

针对沟道长度为50nm的UTB SOI器件进行了交流模拟工作,利用器件主要的性能参数,详细分析了UTB结构的交流特性.通过分析UTB SOI器件的硅膜厚度、侧墙宽度等结构参数对器件交流特性的影响,对器件结构进行了优化.最终针对UTB SOI MOSFET结构提出了一种缓解速度和功耗特性优化之间矛盾的方法,从而实现了结构参数的优化选取,使UTB SOI MOSFET器件的应用空间更为广泛.
MLD结构快恢复二极管trr-T特性的理论分析
潘飞蹊, 陈星弼
Chin. J. Semicond.  2005, 26(1): 126-132
Abstract PDF

对少数载流子寿命横向非均匀分布(minority-carrier life time lateral non-uniform distribution,MLD)结构的快恢复二极管进行了理论研究.首先利用MLD二极管n型基区内部少数载流子在横向上的分布形态,给出了MLD结构提高快恢复二极管的反恢时间温度(trr-T)稳定性的一个定性解释,然后利用“平均寿命”对MLD二极管的trr-T特性进行了讨论.模拟结果证明了理论分析的正确性.

对少数载流子寿命横向非均匀分布(minority-carrier life time lateral non-uniform distribution,MLD)结构的快恢复二极管进行了理论研究.首先利用MLD二极管n型基区内部少数载流子在横向上的分布形态,给出了MLD结构提高快恢复二极管的反恢时间温度(trr-T)稳定性的一个定性解释,然后利用“平均寿命”对MLD二极管的trr-T特性进行了讨论.模拟结果证明了理论分析的正确性.
刻蚀衍射光栅解复用器的偏振色散分析
庞冬青, 宋军, 何赛灵
Chin. J. Semicond.  2005, 26(1): 133-137
Abstract PDF

介绍了一种将矩量法应用于刻蚀衍射光栅解复用器设计分析的偏振敏感型方法.通过数值分析,证明提供的方法在分析器件色散响应方面比传统的标量方法更加接近实测结果.分析了器件的偏振独立损耗和偏振色散差随入射角和衍射级的变化关系,指出器件结构参数的确定应以满足偏振色散差的实际需要为主,而在考查通道均匀性方面则应该着重考虑结构参数对偏振独立损耗特性的影响.

介绍了一种将矩量法应用于刻蚀衍射光栅解复用器设计分析的偏振敏感型方法.通过数值分析,证明提供的方法在分析器件色散响应方面比传统的标量方法更加接近实测结果.分析了器件的偏振独立损耗和偏振色散差随入射角和衍射级的变化关系,指出器件结构参数的确定应以满足偏振色散差的实际需要为主,而在考查通道均匀性方面则应该着重考虑结构参数对偏振独立损耗特性的影响.
基于SOI材料的刻蚀光栅分波器的制作工艺
王文辉, 唐衍哲, 戈肖鸿, 吴亚明, 杨建义, 王跃林
Chin. J. Semicond.  2005, 26(1): 138-142
Abstract PDF

研究了基于绝缘材料上的硅(SOI)材料的平面波导刻蚀光栅分波器的主要制作工艺.利用电感耦合等离子体刻蚀(ICP)技术,在SOI材料上制作了垂直度大于89°的光滑的光栅槽面.氧化抛光后刻蚀侧壁的表面均方根粗糙度(RMS)有3nm的改善,达到7.27nm(采样面积6.2μm×26μm).通过采用集成波导拐弯微镜代替弯曲波导使1×4分波器的器件尺寸仅为20mm×2.5mm.测试结果表明器件实现了分波功能.

研究了基于绝缘材料上的硅(SOI)材料的平面波导刻蚀光栅分波器的主要制作工艺.利用电感耦合等离子体刻蚀(ICP)技术,在SOI材料上制作了垂直度大于89°的光滑的光栅槽面.氧化抛光后刻蚀侧壁的表面均方根粗糙度(RMS)有3nm的改善,达到7.27nm(采样面积6.2μm×26μm).通过采用集成波导拐弯微镜代替弯曲波导使1×4分波器的器件尺寸仅为20mm×2.5mm.测试结果表明器件实现了分波功能.
不同钝化结构的HgCdTe光伏探测器暗电流机制
孙涛, 陈文桥, 梁晋穗, 陈兴国, 胡晓宁, 李言谨
Chin. J. Semicond.  2005, 26(1): 143-147
Abstract PDF

在同一HgCdTe晶片上制备了单层ZnS钝化和双层(CdTe+ZnS)钝化的两种光伏探测器,对器件的性能进行了测试,发现双层钝化的器件具有较好的性能.通过理论计算,分析了器件的暗电流机制,发现单层钝化具有较高的表面隧道电流.通过高分辨X射线衍射中的倒易点阵技术研究了单双层钝化对HgCdTe外延层晶格完整性的影响,发现单层ZnS钝化的HgCdTe外延层产生了大量缺陷,而这些缺陷正是单层钝化器件具有较高表面隧道电流的原因.

在同一HgCdTe晶片上制备了单层ZnS钝化和双层(CdTe+ZnS)钝化的两种光伏探测器,对器件的性能进行了测试,发现双层钝化的器件具有较好的性能.通过理论计算,分析了器件的暗电流机制,发现单层钝化具有较高的表面隧道电流.通过高分辨X射线衍射中的倒易点阵技术研究了单双层钝化对HgCdTe外延层晶格完整性的影响,发现单层ZnS钝化的HgCdTe外延层产生了大量缺陷,而这些缺陷正是单层钝化器件具有较高表面隧道电流的原因.
大气下工作的微机械陀螺的设计及其噪声特性
陈永, 焦继伟, 王惠泉, 金仲和, 张颖, 熊斌, 李昕欣, 王跃林
Chin. J. Semicond.  2005, 26(1): 148-152
Abstract PDF

设计了一种基于体微机械加工技术的新型音叉式微机械陀螺.该陀螺在驱动模态和检测模态的空气阻尼均为滑膜阻尼,有效提高了微机械陀螺的Q值和灵敏度,同时降低了陀螺的热机械噪声.对陀螺噪声特性进行的分析表明,该陀螺具有相对很低的热噪声.制作了陀螺芯片,并测试了其机械性能和噪声特性.结果表明,该陀螺的噪声谱密度不超过60μV/Hz1/2,灵敏度为10mV/(°·s-1).该微机械陀螺有望实现较高的角速度分辨率.

设计了一种基于体微机械加工技术的新型音叉式微机械陀螺.该陀螺在驱动模态和检测模态的空气阻尼均为滑膜阻尼,有效提高了微机械陀螺的Q值和灵敏度,同时降低了陀螺的热机械噪声.对陀螺噪声特性进行的分析表明,该陀螺具有相对很低的热噪声.制作了陀螺芯片,并测试了其机械性能和噪声特性.结果表明,该陀螺的噪声谱密度不超过60μV/Hz1/2,灵敏度为10mV/(°·s-1).该微机械陀螺有望实现较高的角速度分辨率.
蓝牙接收机中镜像信号的抑制
崔福良, 马德群, 黄林, 洪志良
Chin. J. Semicond.  2005, 26(1): 153-157
Abstract PDF

介绍了一种用于蓝牙低中频接收机的镜像抑制电路,包括改进的吉尔伯特型混频器(采用折叠级联输出)和跨导电容复数滤波器,二者利用电流信号直接耦合.整个电路用TSMC 0.35μm单层多晶硅CMOS数字工艺实现.仿真和测试结果表明:镜像抑制比大于20dB,满足蓝牙接收机的要求,整个电路使用3.3V电源供电,功耗约为2.7mW.

介绍了一种用于蓝牙低中频接收机的镜像抑制电路,包括改进的吉尔伯特型混频器(采用折叠级联输出)和跨导电容复数滤波器,二者利用电流信号直接耦合.整个电路用TSMC 0.35μm单层多晶硅CMOS数字工艺实现.仿真和测试结果表明:镜像抑制比大于20dB,满足蓝牙接收机的要求,整个电路使用3.3V电源供电,功耗约为2.7mW.
衬底驱动MOSFET特性分析及超低压运算放大器设计
尹韬, 朱樟明, 杨银堂, 郭磊
Chin. J. Semicond.  2005, 26(1): 158-162
Abstract PDF

讨论分析了衬底驱动MOSFET的工作原理、频率特性和噪声特性,并对其低压特性进行了分析和仿真.基于PMOS衬底驱动技术,设计实现了超低压运算放大器.在0.8V电源电压下,运算放大器的直流开环增益为74dB,相位裕度为66°,失调电压为940μV,输出电压范围为110~798mV.

讨论分析了衬底驱动MOSFET的工作原理、频率特性和噪声特性,并对其低压特性进行了分析和仿真.基于PMOS衬底驱动技术,设计实现了超低压运算放大器.在0.8V电源电压下,运算放大器的直流开环增益为74dB,相位裕度为66°,失调电压为940μV,输出电压范围为110~798mV.
一种新型二元判定图器件和电路
陆江, 吴南健, 刘肃, 邝小飞
Chin. J. Semicond.  2005, 26(1): 163-169
Abstract PDF

提出了一种基于二元判定图(BDD)原理的新型逻辑器件和电路.BDD器件以电流模式的开关电流存储器为基本单元,具有符合二元判定图的两向通路的特点.用这种器件按照BDD树形图可以构成任意形式的组合逻辑电路.给出了或门、异或门及四位加法器电路的例子,并使用HSPICE仿真器进行了仿真,验证了这种器件及其电路的正确性.

提出了一种基于二元判定图(BDD)原理的新型逻辑器件和电路.BDD器件以电流模式的开关电流存储器为基本单元,具有符合二元判定图的两向通路的特点.用这种器件按照BDD树形图可以构成任意形式的组合逻辑电路.给出了或门、异或门及四位加法器电路的例子,并使用HSPICE仿真器进行了仿真,验证了这种器件及其电路的正确性.
一种减小存储单元间串扰的新型阵列布局结构
冯国臣, 郑新建, 沈绪榜
Chin. J. Semicond.  2005, 26(1): 170-175
Abstract PDF

针对SRAM阵列中的串扰,给出了一种新型布局结构,即字线的“错序译码”组织结构和位线的“间隔译码”组织结构.“错序译码”组织结构是根据程序“顺序局部性”的特点提出的,“间隔译码”组织结构是根据“串扰局部性”的特点提出的.在存储器单元比值一定的条件下,采用这种结构可以显著减小由寄生RC所带来的单元间的串扰,提高存储器读写的速度和工作可靠性.仿真结果进一步证实了这种结论.

针对SRAM阵列中的串扰,给出了一种新型布局结构,即字线的“错序译码”组织结构和位线的“间隔译码”组织结构.“错序译码”组织结构是根据程序“顺序局部性”的特点提出的,“间隔译码”组织结构是根据“串扰局部性”的特点提出的.在存储器单元比值一定的条件下,采用这种结构可以显著减小由寄生RC所带来的单元间的串扰,提高存储器读写的速度和工作可靠性.仿真结果进一步证实了这种结论.
一种新型高速低抖动低功耗双模预分频器及其在PLL频率综合器中的应用
徐勇, 王志功, 李智群, 熊明珍
Chin. J. Semicond.  2005, 26(1): 176-179
Abstract PDF

提出了一种零中频两次变频802.11a接收机频率合成方案,降低电路功耗的同时,提高了电路可靠性.改进了双模预分频器的结构,提出了一种新型集成“或”逻辑的SCL结构D锁存器.采用0.18μm数模混合CMOS工艺投片测试表明,双模预分频器在1.8V电源下功耗仅5.76mW(1.8V×3.2mA),RMS抖动小于1%.

提出了一种零中频两次变频802.11a接收机频率合成方案,降低电路功耗的同时,提高了电路可靠性.改进了双模预分频器的结构,提出了一种新型集成“或”逻辑的SCL结构D锁存器.采用0.18μm数模混合CMOS工艺投片测试表明,双模预分频器在1.8V电源下功耗仅5.76mW(1.8V×3.2mA),RMS抖动小于1%.
一种采用半速结构的CMOS串行数据收发器的设计
黄林, 郭淦, 叶菁华, 陈一辉, 洪志良
Chin. J. Semicond.  2005, 26(1): 180-186
Abstract PDF

设计了一种单片集成的CMOS串行数据收发器.该收发器用于线上速率为1.25Gb/s的千兆以太网中,全集成了发送和接收的功能,主要由时钟发生器、时钟数据恢复电路、并串/串并转换电路、线驱动器和均衡器组成.为了降低系统设计难度和电路功耗,收发器采用了半速率时钟结构.电路采用1.8V 0.18μm 1P6M CMOS数字工艺,芯片面积为2.0mm×1.9mm.经Cadence Spectre仿真验证以及流片测试,电路工作正常,功能良好.

设计了一种单片集成的CMOS串行数据收发器.该收发器用于线上速率为1.25Gb/s的千兆以太网中,全集成了发送和接收的功能,主要由时钟发生器、时钟数据恢复电路、并串/串并转换电路、线驱动器和均衡器组成.为了降低系统设计难度和电路功耗,收发器采用了半速率时钟结构.电路采用1.8V 0.18μm 1P6M CMOS数字工艺,芯片面积为2.0mm×1.9mm.经Cadence Spectre仿真验证以及流片测试,电路工作正常,功能良好.
11GHz CMOS环形压控振荡器设计
王雪艳, 朱恩, 熊明珍, 王志功
Chin. J. Semicond.  2005, 26(1): 187-191
Abstract PDF

设计了一种全差分高速环形压控振荡器(VCO).该VCO有三级,每一级的增益是快慢通路增益的矢量叠加和,快慢通路的增益由底部电流源决定,差分控制电压通过镜像电流源控制快慢通路的各自电流,最终实现对振荡频率的调节.分析了VCO的工作原理及其相位噪声.电路采用TSMC公司0.18μm标准CMOS工艺制作.测试结果显示:芯片工作频率为10.88~11.72GHz,相位噪声为-101dBc/Hz@10MHz,输出信号抖动为3.8ps rms,在1.8V电源电压下的直流功耗约为75mW.该VCO可以应用于锁相环和频率合成器中.

设计了一种全差分高速环形压控振荡器(VCO).该VCO有三级,每一级的增益是快慢通路增益的矢量叠加和,快慢通路的增益由底部电流源决定,差分控制电压通过镜像电流源控制快慢通路的各自电流,最终实现对振荡频率的调节.分析了VCO的工作原理及其相位噪声.电路采用TSMC公司0.18μm标准CMOS工艺制作.测试结果显示:芯片工作频率为10.88~11.72GHz,相位噪声为-101dBc/Hz@10MHz,输出信号抖动为3.8ps rms,在1.8V电源电压下的直流功耗约为75mW.该VCO可以应用于锁相环和频率合成器中.
基于硅微加工工艺的微热板传热分析
余隽, 唐祯安, 陈正豪, 魏广芬, 王立鼎, 闫桂贞
Chin. J. Semicond.  2005, 26(1): 192-196
Abstract PDF

针对常压和真空两种环境,通过三维有限元模拟分析了背面体硅加工型、正面体硅加工型和表面加工型三种微热板(MHP)的传热主渠道和加热功率.制作了背面体硅加工型和表面加工型MHP,并对两者在常压及13.3Pa气压下的加热功率进行了测试.实验值与有限元分析结果一致,表明虽然真空中表面加工型MHP热功耗小于背面体硅加工型MHP,但薄层空气导热使表面加工型MHP在大气中的功耗大幅增加,并大于背面体硅加工型MHP的热功耗.

针对常压和真空两种环境,通过三维有限元模拟分析了背面体硅加工型、正面体硅加工型和表面加工型三种微热板(MHP)的传热主渠道和加热功率.制作了背面体硅加工型和表面加工型MHP,并对两者在常压及13.3Pa气压下的加热功率进行了测试.实验值与有限元分析结果一致,表明虽然真空中表面加工型MHP热功耗小于背面体硅加工型MHP,但薄层空气导热使表面加工型MHP在大气中的功耗大幅增加,并大于背面体硅加工型MHP的热功耗.
Al0.98Ga0.02As的湿法氧化规律
董立闽, 郭霞, 渠红伟, 杜金玉, 邹德恕, 廉鹏, 邓军, 徐遵图, 沈光地
Chin. J. Semicond.  2005, 26(1): 197-201
Abstract PDF

为实现精确控制VCSELs器件中氧化孔的大小,对Al0.98Ga0.02As的湿法氧化规律进行了分析研究.首先运用一维Deal-Grove模型分析了Al0.98Ga0.02As条形台面湿法氧化的一般规律,并在此基础上进一步分析推导,加以适当的简化,提出了适用于二维圆形台面的简单氧化模型,用此模型模拟得到的结果与实验数据十分吻合.同时,实验中观察到氧化孔径很小时氧化速率突增的现象.运用这些规律,将氧化长度的精度控制在0.5μm内,基本实现了氧化工艺的可控性及可重复性.

为实现精确控制VCSELs器件中氧化孔的大小,对Al0.98Ga0.02As的湿法氧化规律进行了分析研究.首先运用一维Deal-Grove模型分析了Al0.98Ga0.02As条形台面湿法氧化的一般规律,并在此基础上进一步分析推导,加以适当的简化,提出了适用于二维圆形台面的简单氧化模型,用此模型模拟得到的结果与实验数据十分吻合.同时,实验中观察到氧化孔径很小时氧化速率突增的现象.运用这些规律,将氧化长度的精度控制在0.5μm内,基本实现了氧化工艺的可控性及可重复性.
三维互连全耦合电容矩阵的层次式提取算法
喻文健, 陆涛涛, 王泽毅, 洪先龙
Chin. J. Semicond.  2005, 26(1): 202-208
Abstract PDF

基于直接边界元素法,提出一种边界电容矩阵概念,从而实现了三维互连电容的层次式提取算法.该算法将三维求解区域划分为若干小块,对每个小块分别计算其边界电容矩阵,再通过层次式合并算法便可得到全耦合互连电容矩阵.数值实验表明,本方法进行电容提取的速度比商业软件SpiceLink、虚拟多介质快速算法、区域分解法等均快一个数量级以上.

基于直接边界元素法,提出一种边界电容矩阵概念,从而实现了三维互连电容的层次式提取算法.该算法将三维求解区域划分为若干小块,对每个小块分别计算其边界电容矩阵,再通过层次式合并算法便可得到全耦合互连电容矩阵.数值实验表明,本方法进行电容提取的速度比商业软件SpiceLink、虚拟多介质快速算法、区域分解法等均快一个数量级以上.
COF结构中键合力损伤芯片Al层的研究
彭瑶玮, 陈文庆, 王志平, 肖斐
Chin. J. Semicond.  2005, 26(1): 209-214
Abstract PDF

运用实验和有限元模拟相结合的方法,研究了非导电膜和金金共金工艺中键合力对芯片Al压焊块内应力分布的影响,并分析了样品的失效部位和失效原因.挠性基板上印制线宽度不同时键合力对芯片损伤情况的研究表明,小印制线宽度在相同单位面积键合力情况下对Al压焊块损伤较轻.讨论了印制线宽度对键合偏移容差的要求.

运用实验和有限元模拟相结合的方法,研究了非导电膜和金金共金工艺中键合力对芯片Al压焊块内应力分布的影响,并分析了样品的失效部位和失效原因.挠性基板上印制线宽度不同时键合力对芯片损伤情况的研究表明,小印制线宽度在相同单位面积键合力情况下对Al压焊块损伤较轻.讨论了印制线宽度对键合偏移容差的要求.
PAPERS
我国半导体科学领域基础研究迈入新阶段——国家自然科学基金半导体学科2004年申请概况分析
He Jie, Liu Yu
Chin. J. Semicond.  2005, 26(1): 215-218
Abstract PDF