栅型共振隧穿晶体管的设计与研制*

郭维廉^{1,2} 梁惠来¹ 宋瑞良^{1,†} 张世林¹ 毛陆虹¹ 胡留长¹ 李建恒¹ 齐海涛¹ 冯 震² 田国平² 商跃辉² 刘永强² 李亚丽² 袁明文² 李效白²

(1天津大学电子信息工程学院,天津 300072)(2中国电子科技集团第十三研究所,石家庄 050051)

摘要: 在研制 RTD 经验的基础上设计并研制成功栅型 GaAs 基共振隧穿晶体管(GRTT).文中对该器件的材料结构设计、器件结构设计、光刻版图设计、器件制作、参数测量与分析等进行了系统的描述.所研制出的 GRTT 最大 PVCR 为 46,最大跨导为 8mS,为进一步改善器件性能和参数奠定了基础.

关键词: 共振隧穿晶体管; 栅控型器件; GaAs 基量子器件 EEACC: 2560J 中图分类号: TN313.2 文献标识码: A 文章编号: 0253-4177(2006)11-1974-07

1 引言

共振隧穿二极管(RTD)虽然具有高频、高速、 双稳、自锁等优点^[1],但它没有增益、扇出和驱动能 力小、对 *I-V* 特性没调制功能、输入和输出回路间 不能隔离等缺点,这给电路设计带来了不便.而具有 控制极的三端共振隧穿器件——共振隧穿晶体管 (RTT)则可克服以上缺点.虽然 RTT 的频率不如 RTD 的频率高,一般为几十个 GHz 的量级,但在微 波和高速数字集成电路中仍具有重要的应用价值.

RTT 可以被定义为具有双势垒结构(DBS)而同时具有三个引出端的共振隧穿器件.按照这个定义可以将 RTT 分成两大类:(1)栅型 RTT,即在 RTD 的基础上设计制作一控制栅极,以调控其 *I-V* 特性^[2,3];(2)复合型 RTT,由 DBS 结构与一个高频 三端器件,如 HEMT^[4],MESFET^[5],HBT^[6]相结合构成的 RTT.

栅型 RTT 又可分成 Schottky 栅和 p-n 结栅两种栅结构.本文以 Schottky 栅 RTT 为主要研究内容,对该器件的材料结构、器件结构和光刻版图进行了设计.通过两批芯片流片研制出对隧穿电流具有栅调控能力的 GaAs 基 RTT 器件.经测量其跨导为1.3~8mS.目前虽然其性能和参数尚不够理想,但为今后该器件的进一步研究和改进奠定了良好的基础.

2 材料结构设计

栅型 RTT 的材料结构如图 1 所示.由于栅型 RTT 的栅结构主要通过器件结构和工艺来实现,故 其材料结构与同类材料的 RTD 基本上相同.其中 顶层和底层 Si 掺杂较重是为了减少串联电阻或进 行无合金工艺;发射极(集电极)设计了 $In_{0.17}Ga_{0.83}$ -As 子阱是为了实现二维/二维的共振隧穿以改善器 件的 *I-V* 特性^[1];主阱中选用了 $In_{0.17}Ga_{0.83}$ As 代替 GaAs 是因为 $In_{0.17}Ga_{0.83}$ As 阱产生的基态能级比 GaAs 更低,对降低 V_{T} 和 V_{P} 更为有利^[1].其他层 材料基本上和常规 RTD 材料相近,不需赘述.

500nm	n ⁺ -GaAs	2×10^{19} cm $^{-3}$	top contact								
50 nm	n ⁻ -GaAs	2×10^{17} cm ⁻³	amittan								
100nm	n ⁻ -GaAs	$5 \times 10^{16} \mathrm{cm}^{-3}$	emitter								
5nm	i-GaAs	undoped	spacer								
5nm	$i\text{-}In_{0.17}Ga_{0.83}As$	undoped	sub-well								
0.5nm	i-GaAs	undoped	spacer								
1.7nm	i-AlAs	undoped	barrier								
5nm	$i\text{-}In_{0.17}Ga_{0.83}As$	undoped	well								
1.7nm	i-AlAs	undoped	barrier								
0.5nm	i-GaAs	undoped	spacer								
5nm	$i\text{-}In_{0.17}Ga_{0.83}As$	undoped	sub-well								
5nm	i-GaAs	undoped	spacer								
100nm	n ⁻ -GaAs	5×10^{16} cm ⁻³	11								
50nm	n ⁻ -GaAs	2×10^{17} cm $^{-3}$	conector								
500nm	n ⁺ -GaAs	$2 \times 10^{19} \mathrm{cm}^{-3}$	bottom contact								
SI GaAs(100) substrate											

图 1 Schottky 栅型 RTT 材料结构 Fig. 1 Material structure of Schottky gate RTT

^{*} 超高速专用集成电路重点实验室基金资助项目(批准号:51432010204JW1401)

^{*} 通信作者.Email:john_john8456@yahoo.com.cn 2006-04-19 收到,2006-05-23 定稿

3 器件结构设计

3.1 器件结构和工作原理

为了强化 Schottky 栅对隧穿电流的调控作用, 本文选择了刻槽型^[2]和自对准栅两种栅结构^[3],如 图 2 所示.在图 2(a)中,刻槽栅结构是在腐蚀出的 栅台面上向下腐蚀深度达到 DBS 的槽,然后沉积一 层能形成 Schottky 栅的金属,当施加反向电压时, 耗尽区的扩展直接穿透 DBS 区,侧向扩展的耗尽区 使纵向中性的电流沟道截面减小,故可调制电流的 大小;图 2(b)所示的自对准栅结构是在腐蚀出距 DBS 很近的栅台面上,利用自对准电子束蒸发工 艺,以发射极金属 AuGeNi 周边的"帽沿"为掩蔽来 完成自对准栅电极的制作.这种自对准栅电极可以 距离发射极纵向侧墙非常近,使其在一定反向栅电 压下所产生的耗尽区扩展所剩下的电流沟道截面非 常窄,形成对隧穿电流有效的控制.以上两种栅控结 构可以用下式来描述^[3]:

$$d = \sqrt{\frac{2\varepsilon \varepsilon_0 (V_{\rm D} - V_{\rm G})}{qN_{\rm d}}}$$
(1)

$$S = w(L_{gg} - 2d) \tag{2}$$

式中 $V_{\rm G}$ 为栅电压; d 为耗尽区横向厚度; $V_{\rm D}$ 为 Schottky 势垒电压; ε_0 为真空电容率; ε 为 GaAs 介 电常数; q 为电子电荷; $N_{\rm d}$ 为 n⁻ 掺杂浓度; $L_{\rm sg}$ 为



图 2 两种栅型 RTT 结构 (a)刻槽栅型;(b)自对准栅型 Fig.2 Two different gate structures of RTT (a) Groove gate RTT;(b) Self-aligned gate RTT

两栅之间的距离;w 为器件发射极与纸面垂直方向 上的宽度;S 为纵向电流沟道的截面积.

3.2 器件结构设计

根据上述栅型 RTT 基本结构,作者设计了刻 槽型和自对准栅型两种 RTT 器件结构.

(1)刻槽栅型.为了进一步强化栅对隧穿电流的 调控作用,增大 DBS 与栅侧向的耦合程度,把发射 极和栅条设计成插指形状.

(2)自对准栅型.将自对准栅设计为围绕发射极 四周的整个栅台面,位于接近 DBS 的栅台面上.

(3)为了加强对隧穿电流的收集效果,在上述两种器件结构中,都将集电极设计为围绕整个器件的闭合环形.

4 版图设计

4.1 刻槽栅型 RTT 光刻版图

图 3 是所设计的刻槽栅型 RTT 光刻版图,其中 发射极条宽为 3μ m,栅极条宽为 2μ m,发射极与栅 极条间距为 2μ m,发射极总面积为 288. 5μ m².



图 3 刻槽栅型 RTT 光刻版图 (a)RTT 全图;(b)器件局部 Fig. 3 Mask of groove gate RTT (a) Whole RTT; (b) Part of device

4.2 自对准栅型 RTT 光刻版图

图 4 是自对准栅型 RTT 的光刻版图,包含面积 为 8 μ m×8 μ m(上方),5 μ m×5 μ m(下方)的两个发 射极,其栅面积为 570 μ m².



图 4 自对准栅型 RTT 光刻版图 (a) RTT 全图;(b)器件局部 Fig. 4 Mask of self-aligned gate RTT (a) Whole RTT;(b) Part of device

5 器件制作工艺(自对准栅型不做刻 槽工艺)

具体的器件制作工艺是:常规清洗→发射极光 刻→溅射发射极金属→发射极金属剥离→栅台面腐 蚀→刻栅槽→蒸发栅极 Schottky 势垒金属→栅金 属剥离→集电区光刻→集电区电极溅射→集电区电 极剥离→以光刻胶保护,光刻大台面→大台面腐蚀 →PVCVD 生长 Si₃N₄→光刻引线孔→腐蚀引线孔 →溅射内联线金属→金属剥离→快速合金→压焊和 简单封装.

6 参数测试与分析

6.1 刻槽栅型 RTT

6.1.1 器件的 I-V 特性

刻槽栅型 RTT 在不同栅压下的 *I-V* 特性经过 XJ4810 型半导体特性图示仪测试,结果如图 5 所示.





图 5 刻槽栅型 RTT 的 *I-V* 特性(以栅压为参数) (a) 顶电极 接地(x:0.2V/div,y:5mA/div,step:0.5V);(b) 底电极接地 (x:0.2V/div,y:10mA/div,step:1V)

Fig. 5 *I-V* characteristics of groove gate RTT (gate voltage as a parameter) (a) Top contact connected to earth (x:0.2V/div, y:5mA/div, step:0.5V); (b) Bottom contact connected to earth (x:0.2V/div, y:10mA/div, step:1V)

6.1.2 器件的直流参数

从以上 I-V 特性可测得该器件的直流参数与 栅压 $V_{\rm G}$ 的关系如表 1(顶电极接地)和表 3(底电极 接地)所示. 从表 1 可估算出顶端接地时平均跨导 $\frac{\Delta I_{\rm P}}{\Delta V_{\rm G}}$ 为 5~8mS. 表 1 刻槽栅型 RTT 顶端电极接地时直流参数随栅压的变化 Table 1 DC parameters of groove gate RTT in top contact connected to earth as a function of gate volt age

-									
$V_{ m G}$ /V	I _Ρ /mA	I∨ ∕mA	$V_{\rm P}$ /V	$V_{\mathbf{V}}$ / \mathbf{V}	V_{T} /V	<i>R</i> _N /Ω	PVCR	PVVR	J_p /(kA/cm ²)
0	32.5	8.5	0.58	0.74	0.065	-6.66	3.82	0.78	11.26
-0.5	30.5	7.5	0.58	0.74	0.16	-6.95	4.07	0.78	10.57
-1.0	27.0	4.0	0.57	0.72	0.24	-6.52	6.75	0.79	9.36
-1.5	23.0	0.5	0.56	0.71	0.28	-6.66	46.0	0.79	7.97

表 2 刻槽栅型 RTT 底端电极接地时直流参数随栅压的变化 Table 2 DC parameters of groove gate RTT in bottom contact connected to earth as a function of gate voltage

$V_{\rm G}$ /V	IP /mA	I _V /mA	$V_{\rm P}$ /V	$V_{\rm V}$ /V	V_{T} /V	R _N /Ω	PVCR	PVVR	J_p /(kA/cm ²)
0	60	19	1.0	1.11	0.04	-2.68	3.16	0.90	20.79
- 1	60	19	1.06	1.15	0.10	-2.19	3.16	0.92	20.79
- 2	61	20	1.16	1.23	0.16	-1.70	3.05	0.94	21.14

6.1.3 器件参数随栅压变化的特性曲线

由以上两表中的数据可得到,刻槽栅型 RTT 顶端电极接地时直流参数随栅压变化的规律如图 6 所示.底端电极接地时直流参数随栅压变化的规律 如图7所示.

6.1.4 刻槽栅型 RTT *I*-V 特性和直流参数随 V_G 变化的特征

(1)顶端电极接地情况

(I)
$$I_{P}$$
, I_{V} 随 V_{G} 变化比较明显, 即 $\frac{\Delta I_{P}}{\Delta V_{G}}$ 和

 $\frac{\Delta I_{\rm V}}{\Delta V_{\rm G}}$ 较大,而且 $V_{\rm G}$ 愈负, $I_{\rm P}$, $I_{\rm V}$ 愈小.

(Ⅱ) V_P, V_V随 V_G变化微弱, V_G愈正, V_P向 右有微弱移动, V_V几乎不变.

(Ⅲ)随 V_G 变负和 I_V 的减小,PVCR 明显变 大,当 V_G = 1.5V 时,PVCR = 46,超过相应的 RTD 的 PVCR 值.

(Ⅳ) V_G愈正, V_T愈小. R_N和 PVVR 几乎不变.

(2)底端电极接地情况

 (I) *I*_P, *I*_V 随 *V*_G 变化极其微弱, *I*_P 绝对值比 顶端接地时大.

(Ⅱ) V_P, V_V 随 V_G 变化虽然幅度不大,但很明显, V_G 愈负, V_P, V_V 愈大(即向右移).

(Ⅲ) R_N , PVCR, PVVR 随 V_G 变化微弱, V_T 变化比顶端接地时小, 趋势相同.



图 6 (a)顶端接地的刻槽栅型 RTT 的 I_P , I_V , V_P , V_V 与 V_G 特性曲线; (b)刻槽栅型 RTT 顶端接地时的 V_T , R_N , PVCR, PVVR 与 V_G 特性曲线

Fig. 6 (a) $I_{P}-V_{G}$, $I_{V}-V_{G}$, $V_{P}-V_{G}$, and $V_{V}-V_{G}$ characteristics of groove gate RTT top contact connected to earth; (b) $V_{T}-V_{G}$, $R_{N}-V_{G}$, PVCR- V_{G} , and PVVR- V_{G} characteristics of groove gate RTT top contact connected to earth



图 7 刻槽栅型 RTT 底端接地 I_P , I_V , V_P , V_V , V_T 与 V_G 特性曲线

Fig. 7 $I_{P}-V_{G}$, $I_{V}-V_{G}$, $V_{P}-V_{G}$, $V_{V}-V_{G}$, and $V_{T}-V_{G}$ characteristics of groove gate RTT bottom contact connected to earth

6.2 自对准栅型 RTT

6.2.1 器件的 I-V 特性

器件的 I-V 特性如图 8 所示.

6.2.2 器件的直流参数

自对准栅型 RTT 的直流参数如表 3(顶端电极 接地)和表 4(底端电极接地)所示.

表 3 自对准栅型 RTT 顶端电极接地时直流参数随栅压的变化

Table 3DC parameters of self-aligned gate RTT intop contact connected to earth as a function of gatevoltage

$V_{ m G}$ /V	I _Ρ /mA	I _V /mA	$V_{\rm P}$ /V	$V_{\rm V}$ /V	V_{T} /V	PVCR	PVVR	<i>R</i> _N /Ω	J_p /(kA/cm ²)
0	20.2	5.6	0.54	0.76	0.22	3.6	0.71	15	80.8
-0.5	19.0	6.0	0.56	0.82	0.28	3.16	0.683	20	76.0
-1.0	17.6	6.4	0.60	0.86	0.32	2.75	0.697	23.2	70.4

表 4 自对准栅型 RTT 底端电极接地时直流参数随栅压的变化 Table 4 DC parameters of self-aligned gate RTT in bottom contact connected to earth as a function of gate voltage

$V_{\rm G}$ /V	I _Ρ /mA	$I_{\rm V}$ /mA	$V_{\rm P}$ /V	$V_{\rm V}$ /V	V_{T} /V	PVCR	PVVR	$R_{\rm N}$ / Ω	$J_{\rm p}$ /(kA/cm ²)
0	35	13	0.92	1.04	0.40	2.69	0.88	5.45	140
- 1	35	13	1.0	1.14	0.48	2.69	0.877	6.36	140

6.2.3 器件参数随栅压变化的特性曲线

从表3的数据可以得到自对准栅型 RTT 顶端 电极接地时直流参数随栅压变化的规律,如图9所 示.底端电极接地时的情况与刻槽栅 RTT 底端接 地时的情况除 $V_{\rm T}$ 较大外基本上都相似,故略去其 变化规律图.

6.2.4 自对准栅 RTT I-V 特性和直流参数随 V_G 变化的特征

(1)顶端电极接地情况

比较图 5(a)和图 8(a),或比较表 1 与表 3,自



图 8 自对准栅型 RTT 的 *I-V* 特性 (a)顶电极接地 x:0.2V/div,y:2mA/div,step:1V;(b)底电极接地 x:0.2V/div,y: 5mA/div,step:1V

Fig. 8 *I-V* characteristics of self aligned gate RTT (a) Top contact connected to earth x:0.2V/div, y: 2mA/div, step:1V; (b) Bottom contact connected to earth x:0.2V/div, y:5mA/div, step:1V

对准栅 RTT 和刻槽栅 RTT 的共同点都是 $I_{\rm P}$, $I_{\rm V}$ 随 $V_{\rm G}$ 的变化比底端接地时显著得多,即 $\frac{\Delta I_{\rm P}}{\Delta V_{\rm G}}$ 和 $\frac{\Delta I_{\rm V}}{\Delta V_{\rm G}}$ 都较大.而不同点是:(1)自对准栅时 $V_{\rm P}$, $V_{\rm V}$

随 $V_{\rm G}$ 也存在一定的变化;(2) $I_{\rm V}$ 和 PVCR 随 $V_{\rm G}$ 变化的规律相反,即自对准栅时, $V_{\rm G}$ 愈负, $I_{\rm V}$ 愈大, 而 PVCR 愈小.

(2) 底端电极接地情况 比较图 5(b)和图 8(b)或比较表 2 与表 4,自对 准栅 RTT 除了 $V_{\rm T}$ 比刻槽栅时更大以外,其他情况 基本都相似.



图 9 自对准栅型 RTT 顶端接地的 I_P , I_V , V_P , V_V , V_T 与 V_G 特性(a)以及 R_N , PVCR, PVVR 与 V_G 特性(b) Fig. 9 I_P , I_V , V_P , V_V , V_T - V_G (a) and R_N , PVCR, PVVR- V_G (b) characteristics of self-aligned gate RTT top contact connected to earth

6.3 实验结果的初步分析

上述实验结果显示的情况比较复杂,很多现象 未见过报导.对此将有另文作详细的分析和解释.因 篇幅所限,在此只作概括而初步的分析说明.

不论刻槽栅型 RTT 还是自对准栅型 RTT,在 顶端电极和底端电极接地时表现出的最大区别是, 前者 $\frac{\Delta I_{\rm P}}{\Delta V_{\rm G}}$ 和 $\frac{\Delta I_{\rm V}}{\Delta V_{\rm G}}$ 较大,而 $\frac{\Delta V_{\rm P}}{\Delta V_{\rm G}}$ 和 $\frac{\Delta V_{\rm V}}{\Delta V_{\rm G}}$ 较小;后者 $\frac{\Delta V_{\rm P}}{\Delta V_{\rm G}}$ 和 $\frac{\Delta V_{\rm V}}{\Delta V_{\rm G}}$ 较大,而 $\frac{\Delta I_{\rm P}}{\Delta V_{\rm G}}$ 和 $\frac{\Delta I_{\rm V}}{\Delta V_{\rm G}}$ 较小.造成这种现 象最根本的原因是器件结构上存在的不对称性.此 不对称性主要表现在:(1)顶端电极面积较小(自对 准栅)或为插指状(刻槽栅)而底端则为矩形框状电 极;(2)在器件制作过程中栅极台面腐蚀较浅,其实 际位置位于 DBS 与顶电极之间. 此外,器件模拟结 果充分显示出当栅极接负电压底端电极接地时纵向 电流沟道的耗尽程度远远大于顶端电极接地的情 况.因此当底端电极接地时在一定负栅压下纵向电 流沟道存在一个数值较大的串联电阻,隧穿电流流 经此电阻时产生电压降而使 V_P 和 V_v 发生沿电压 轴的平移,即 $\frac{\Delta V_{\rm P}}{\Delta V_{\rm G}}$ 和 $\frac{\Delta V_{\rm V}}{\Delta V_{\rm G}}$ 较大;相反,当顶端电极接 地时,沟道区耗尽程度很轻,仍保持一定的中性电流 通道,栅压改变时中性通道截面积发生变化,则表现 为 $I_{\rm P}$ 或 $I_{\rm V}$ 随栅压的变化,即 $\frac{\Delta I_{\rm P}}{\Delta V_{\rm G}}$ 和 $\frac{\Delta I_{\rm V}}{\Delta V_{\rm G}}$ 较大.

此外两种不同栅结构 RTT 的 *I-V* 特性都存在 起始电压 $V_{\rm T}$ 较大的问题,尤其是 $V_{\rm G}$ 负值较大时 $V_{\rm T}$ 随之也变大,这种现象不利于电路设计.产生这 种现象的原因是发射极与栅极之间存在着另一种漏 电的通道,例如当发射极金属剥离不彻底时可能在 发射极柱体侧面残留的金属可形成 E 或 G 极间额 外的漏电通道等.估计这些问题可通过进一步工艺 上的改进而得到解决.

7 结论

在 GaAs 基材料衬底上,通过合理的材料结构 设计、器件结构设计、光刻版图设计,经芯片流水,研 制出刻槽栅和自对准栅两种结构的 RTT 器件.经 过测试发现,其主要直流参数如 I_P , V_P , PVCR 等 皆随栅压而改变,最大的 PVCR 可达到 46;还发现 顶端接地时 $\frac{\Delta I_P}{\Delta V_G}$ 和 $\frac{\Delta I_V}{\Delta V_G}$ 较大,底端接地时 $\frac{\Delta V_P}{\Delta V_G}$ 和 $\frac{\Delta V_V}{\Delta V_G}$ 较大的现象.对上述现象给予初步解释,并估 算出跨导 G_m 范围在 1.3~8mS.目前尚存在起始电 压 V_T 较大和随 V_G 分散现象以及 G_m 有待进一步 提高等问题,准备在今后研究中解决.

参考文献

- [1] Guo Weilian, Liang Huilai, Zhang Shilin, et al. Resonant tunneling diode. Micronanoelectronic Technology, 2002, 39(5): 11(in Chinese)[郭维康,梁惠来,张世林,等. 共振隧穿二极管. 微纳电子技术, 2002, 39(5):11]
- [2] Peatman W C B, Brown E R, Rooks M J, et al. Novel resonant tunneling transistor with high transconductance at room temperature. IEEE Electron Device Lett, 1994, 15(7):236
- [3] Stock J, Malindrstos J, Indlekofer K M, et al. A vertical resonant tunneling transistor for application in digital logic circuits. IEEE Trans Electron Devices, 2001, 48(6):1028
- [4] Chen K J, Maezawa K, Yamamoto M. Novel current-voltage characteristics in an InP-based resonant tunneling high electron mobility transistor. Appl Phys Lett, 1995, 67(24):3608
- [5] BonneFoi A R, MCgill T C, Burnham R D. Resonant tunneling transistors with controllable negative different resistances. IEEE Electron Device Lett, 1985,6(12):636
- Seabaugh A C, Beam E A, Taddiken A H, et al. Co-integration of resonant tunneling and double heterojunction bipolar transistor on InP. IEEE Electron Device Lett, 1993, 14(10): 472

Design and Fabrication of Gate-Type Resonant Tunneling Transistors^{*}

Guo Weilian^{1,2}, Liang Huilai¹, Song Ruiliang^{1,†}, Zhang Shilin¹, Mao Luhong¹, Hu Liuchang¹, Li Jianheng¹, Qi Haitao¹, Feng Zhen², Tian Guoping², Shang Yuehui², Liu Yongqiang², Li Yali², Yuan Mingwen², and Li Xiaobai²

(1 School of Electronic Information Engineering, Tianjin University, Tianjin 300072, China) (2 The 13th Research Institute, China Electronics Technology Group Corporation, Shijiazhuang 050051, China)

Abstract: A GaAs-based resonant tunneling transistor with a gate structure (GRTT) has been designed and fabricated successfully for the first time in mainland China. The design of the material structure, device structure, and photolithography mask; the fabrication of the device; and the parameter measurement and analysis are described systematically. The fabricated GRTT has a maximum PVCR of 46 and maximum transconductance of 8mS. This work establishes a foundation for further improvement of the performance and parameters of RTTs.

Key words: RTT; gate controlled device; GaAs based quantum device EEACC: 2560J Article ID: 0253-4177(2006)11-1974-07

^{*} Project supported by the Foundation of the Ultra-High Speed ASIC Key Laboratory(No.51432010204JW1401)

[†] Corresponding author. Email: john_john8456@yahoo.com.cn Received 19 April 2006, revised manuscript received 23 May 2006