

# 利用金属过渡层低温键合硅晶片<sup>\*</sup>

张小英<sup>1</sup> 陈松岩<sup>1,†</sup> 赖虹凯<sup>1</sup> 李 成<sup>1</sup> 余金中<sup>1,2</sup>

(1 厦门大学物理系 半导体光子学研究中心, 厦门 361005)

(2 中国科学院半导体研究所 集成光电子国家重点实验室, 北京 100083)

**摘要:** 在 Si/Si 之间采用 Ti/Au 金属过渡层, 实现了 Si/Si 低温键合, 键合温度可低至 414°C. 采用拉伸强度测试对 Si/Si 键合结构的界面特性进行测试, 结果表明, 键合强度高于 1.27MPa; *I-V* 测试表明, Si/Ti/Au/Ti/Si 键合界面基本为欧姆接触; X 射线光电子能谱(XPS)测试结果进一步表明, 界面主要为 Si-Au 共晶合金. 不同温度的变温退火实验表明, 键合温度越高, 键合强度越大, 且渐变退火有利于提高键合强度.

**关键词:** 硅片键合; 界面特性; 金属过渡层; 键合机理

**PACC:** 7340L; 7340V

**中图分类号:** TN304

**文献标识码:** A

**文章编号:** 0253-4177(2007)02-0213-04

## 1 引言

硅片键合技术在材料集成和器件集成中有着广泛的应用. 常见的硅片键合技术包括硅/硅直接键合<sup>[1]</sup> (silicon direct bonding SDB)、阳极键合<sup>[2]</sup> (anodic bonding) 以及利用金属过渡层的硅/硅键合<sup>[3]</sup>. SDB 不需要任何粘结剂和外加电场, 工艺简单, 但温度要求较高, 通常在 800°C 以上. 阳极键合对晶片的平整度要求不高, 键合力较强, 但实验方法比较复杂, 同时需加高电压, 对器件中的电极或电路有影响. SDB 和阳极键合的机理主要是利用氢氧网路形成界面层, 界面电阻高, 电容大, 且热导性也不好.

利用金属过渡层的键合技术由于采用成熟的半导体工艺, 界面易于形成欧姆接触, 界面寄生参数小, 且以金属-半导体共晶相形成键合, 键合温度较低而成为近年来的主要研究方向<sup>[3~5]</sup>. 金属过渡层通常有铝、金、钛、铬等. 因为金-硅共熔温度较低, 液相粘结性好, 所以用金-硅合金共晶相作键合黏结层有很多优点. 为此, 许多研究者进行了金-硅共晶键合的研究. Wolffenbuttel 等人<sup>[3]</sup> 研究了 Au-Ti-Si 系统的键合以及 Al-Si 的键合, 键合温度均高于 500°C. 国内王翔等人<sup>[6]</sup> 也利用键合机研究了压阻加速度计的 Au-Si 共晶键合. 但以上利用金属过渡层的研究主要用光刻键合机进行键合<sup>[6,7]</sup>, 而光刻键合机设备较昂贵, 工艺要求也较高, 这进一步限制了它的广泛应用. 另外, 通常硅表面存在着自然 SiO<sub>2</sub>

氧化层, SiO<sub>2</sub> 和 Au 之间的黏结性不强.

为此, 本文提出利用金属过渡层 Ti/Au, 通过预键合及变温退火成功地实现了 Si/Si 的低温键合, 键合温度低至 414°C, 键合强度达到 1.27MPa. *I-V* 测试表明键合界面为欧姆接触. X 射线光电子能谱(XPS)测试表明局部的氧化物溶解使得 Au 和 Si 直接接触, 在界面形成共晶相. 拉力测试进一步表明退火温度越高键合强度越大. 这些研究结果, 使得利用金属过渡层的低温键合有望在高功率器件、微波器件和光电材料中获得广泛的应用.

## 2 实验

选用 n 型(100)单面抛光硅片, 电阻率为 0.8~0.95Ω·cm, 厚度为 525±50μm, 大小为 2cm×2cm. 在百级超净室中进行实验操作.

键合之前先用甲苯、丙酮、乙醇溶液对硅片超声清洗, 以去除表面沾污. 用稀释的氢氟酸溶液腐蚀硅表面的沾污, 之后用去离子水反复冲洗硅片. 最后再用 RCA1 和 RCA2 处理.

硅片清洗完之后溅射 Ti 和 Au. 溅射 Ti 和 Au 所用的设备为 JS-3X-100B 磁控溅射台. 先在硅片上溅射 40nm 的 Ti, 然后溅射 400nm 的 Au. 溅射的时间由厚度决定.

将溅射好金属的硅片面对面贴合, 用自制的夹具施加一定的压力, 如图 1 所示. 之后, 把它放入烘箱中预键合 24h, 烘箱温度设置为 150°C.

预键合完后进行退火处理. 将预键合好的硅片

<sup>\*</sup> 国家自然科学基金(批准号:60336010)和福建省自然科学基金(批准号:A0410008)资助项目

<sup>†</sup> 通信作者. Email: sychen@xmu.edu.cn

2006-07-07 收到, 2006-11-07 定稿

放入低温退火炉中,然后在高纯  $N_2$  的保护下进行渐变温度退火,氮气流量均为  $2L/min$ .退火最高温度分别为  $414, 465$  和  $720^\circ C$ .退火曲线如图 2 所示.




图 1 预键合示意图

Fig.1 Structure used for prebonding




图 2 键合硅片的退火曲线图

Fig.2 Annealing curve of the wafer bonding

### 3 性能测试与分析

对键合后的样品进行  $I-V$  测试.图 3 为  $n-Si/n-Si$  界面的  $I-V$  曲线,它们退火最高温度分别为  $414, 465$  和  $720^\circ C$ .由图可以看出,  $I-V$  特性基本表现为正反对称性.随着退火温度的升高,键合样品的  $I-V$  特性由肖特基接触向欧姆接触过渡.当温度达到  $720^\circ C$  时,基本表现出欧姆接触.由此可以看出,键合结构的  $I-V$  特性受温度影响较大,而键合温度直接影响成键面积和成键方式.从图还可以看出,测得的电流较小,这主要是由于所选取的硅片本身体电阻较大.所选取硅片的方块电阻为  $18.61\Omega/\square$ .

为了揭示样品电学特性的差异性及其评价它们的键合质量,揭示其键合机理,我们进行了键合强度等拉伸测试.键合强度的测试有各种各样的方法,常见的测试方法有裂纹传播扩散法、静态流体油压法、四点弯曲分层法、MC 测试方法、直拉法及非破坏性测试方法等<sup>[8]</sup>.本文采用了拉力测试法来测量键合强




图 3 不同退火温度的  $n-n$  结  $I-V$  特性曲线

Fig.3  $I-V$  characteristics of different annealing temperatures for  $n-Si/n-Si$  samples

度,装置示意图如图 4 所示.




图 4 拉力测试装置示意图

Fig.4 Set-up for tensile strength test

以表面抛光的不锈钢板作为上下拉力平台,将键合晶片固定在装置中.用 AB 胶作为黏贴剂,粘住晶片的上下表面,然后对它们施以向上的拉力,拉力大小用拉力探测器测量,然后采样收集输入计算机进行处理.当拉力达到键合力时,键合在一起的晶片就会被拉开,从而可以得出键合的强度.实验测得三个样品的键合强度分别为  $1.27MPa$  ( $414^\circ C$  退火样品)、 $1.41MPa$  ( $465^\circ C$  退火样品)和  $1.73MPa$  ( $720^\circ C$  退火样品),即随着温度的升高,键合强度逐渐增强.

图 5 为  $Si-Ti-Au$  和  $Au-Ti-Si$  键合样品拉开的断裂界面图.从左到右的退火温度依次为  $414, 465$  和  $720^\circ C$ .从图可以看出,温度越高,键合的面积越大.拉开的键合硅片主要是从金-硅界面处断开.另外,键合面处局部出现块状或颗粒状硅粘附在凝固的共晶体上,它们是从另一硅片基体上剥落、撕裂下来的.从图还可以看出,随着温度的升高,基体硅撕脱的厚度越深,拉开的键合表面粗糙不平.




图 5 Si-Ti-Au 和 Au-Ti-Si 拉开的断裂界面图

Fig.5 Fracture micrograph of a bonded area

由此可见,利用渐变退火可以实现 Si/Si 414℃ 的低温键合.虽然温度较高时界面电学特性较好,但 414℃ 的低温键合强度已达到 1.27MPa.同时,对于 414℃ 的渐变退火,高于 350℃ 的时间也较短,大部分时间是在较低温下进行,对键合器件破坏性较小.这满足了大部分器件集成工艺要求.因此,采用这种方法的低温键合具有较高的实用价值.而对于 720℃ 的高温键合,其强度也达到了 1.73MPa,界面特性较好,同时它在高温阶段的退火时间也较短,这些特性对于部分器件也具有一定的实用价值.

为了进一步研究界面性质,将拉裂后的平坦处表面用 XPS 进行分析,465℃ 退火的样品测试结果如图 6 所示.由图可见,表面基本上为 Si, O 和 Au 三种元素,没有发现 Ti 元素.对于表面元素, Si 主要是以单质和氧化物的形式存在,而 Au 主要是以单质的形式存在,且随着刻蚀深度的增加 Si 单质含量逐渐增多.表面存在 Si 的氧化物主要是由于样品拉裂后表面被氧化了.其他温度退火的样品和 465℃ 退火的样品 XPS 测试结果相似.因此,在键合界面主要是 Au-Si 共晶合金.




图 6 465℃ 退火的样品的 XPS 总谱

Fig.6 XPS spectra of 465°C annealing sample

Wolffebuttel 等人<sup>[4,7]</sup>研究表明,由于金与硅表面氧化物的粘结性不强,所以引入了 Ti 或 Cr 为中间层,溅射在硅(氧化硅)基体和金层之间.本文选用 Ti 为中间层, Ti 与 Si 片有很好的黏结性,这对键

合有很大影响.当 Ti 与 Si 基基层的  $\text{SiO}_2$  中的 Si 形成  $\text{TiSi}_2$  硅化物时,这就形成了硅原子的扩散阻挡层,同时,  $\text{SiO}_2$  溶解.由于 Si 在 Ti 中的溶解有限,这阻止了 Si 通过 Ti 扩散进入 Au 而形成 Au-Si 共晶化合物.但另一方面,  $\text{SiO}_2$  层会因其中的 Si 原子向 Ti 层扩散而溶解,直到饱和或者共晶相生成为止.随着温度的升高,氧化物局部溶解, Au 层从  $\text{TiSi}_2$  中获取 Si,同时 Si 扩散加剧,这就使得 Au 和 Si 能够更好地直接接触,最终在界面形成共晶相.此外,不像纯 Au-Si 界面,衬底不是一个干净的硅晶格,因此界面有许多氧原子存在.考虑到特定的温度和硅原子从衬底扩散到 Ti 层形成的键合,就像是部分的氧化物移入硅衬底.过多的游离氧原子移入硅晶格,这与氧原子在 800℃ 的共熔键合相似<sup>[9]</sup>.

因此,温度较低时,氧化物溶解较少,成键面积较小,界面的空洞较多,空洞使得整个结构表现出较大的电阻.随着温度的升高,氧化物溶解较多,成键面积增大,键合较均匀,从而使整个结构表现出较小的电阻. n-Si/n-Si 键合的  $I-V$  特性随退火温度增加而逐渐变好,在 720℃ 时表现为欧姆接触,说明温度升高,键合面积增大,且原子间的扩散使键合界面均匀,从而使得拐点电压随温度升高而减小.

金-硅二相图可参考文献[10],金-硅共晶合金的温度大部分都较低,这要比纯金或纯硅的熔点低得多.因此,利用金-硅共晶键合能够实现 Si/Si 的低温键合.另外,由于 Ti 层的加入,也使得所需的键合温度提高了.这主要是由于 Si 需要足够的能量来克服 Ti 阻挡层(实际上是  $\text{TiSi}_2$  硅化物层)从而与 Au 形成共晶化合物.因此,键合所需的温度要比 363℃ 高些.当退火温度在 414℃ 时,界面的氧化物溶解较少,金-硅接触面积较小,界面的空洞较多,界面间形成的共晶层也较薄,因而键合面积较小,键合强度也较小.当退火温度在 720℃ 时,界面的氧化物溶解较多,金和硅能够更好地接触,界面间的空洞较少,形成的共晶层也较厚,因而键合面积较大,键合强度也较大.总之,温度较高时, Si 较多地穿越 Ti 金属层而与 Au 形成 Si-Au 合金,这进一步增加了键合强度.

另一方面,采用渐变退火,也有利于晶片的应变弛豫,从而使键合强度进一步提高.渐变退火方法与用键合机恒温键合<sup>[8]</sup>的方法相比,键合强度虽然小些,但也已经达到 1.27MPa,满足了器件制备的要求.本文引入 Ti 过渡层,同时采用渐变退火,在开始时升温较快,在高温区有利于共晶生成,从而达到了一定的键合强度,慢降温过程有利于界面晶格趋于完整.因此,在低温 414°C 键合强度已经达到 1.27MPa,满足了应用的要求.

## 4 结 论

利用金属过渡层在低温下实现了 Si/Si 键合,并进一步简化了工艺.通过电学特性分析表明,键合界面基本为欧姆接触.拉力测试表明键合质量良好,键合强度达到 1.27MPa. XPS 测试表明,界面主要为 Au-Si 共晶合金.不同温度的键合表明,温度较高,电学特性较好,键合强度也较大.渐变退火也有利于提高键合强度.键合中,因为 Si 扩散阻挡层 Ti-Si<sub>2</sub> 的出现,所以键合温度超过了 Au-Si 共晶温度.这使得在键合强度得到提高的同时也避免 Au 向 Si 的扩散而造成的污染,进而可以避免对集成微电子器件性能的影响.

## 参 考 文 献

[1] Lasky J B. Wafer bonding for silicon-on-insulator technolo-

- gies. *Appl Phys Lett*, 1986, 48: 78
- [2] Wallis G, Pomerantz D I. Field assisted glass-metal sealing. *Appl Phys Lett*, 1969, 40(10): 3946
- [3] Wolffenbuttel R F. Low-temperature silicon wafer-to-wafer bonding using gold at eutectic temperature. *Sensors and Actuators A*, 1994, 43: 223
- [4] Wolffenbuttel R F. Low-temperature intermediate Au-Si wafer bonding eutectic or silicide bond. *Sensors and Actuators A*, 1997, 62: 680
- [5] Tiensun A L, Bexell M, Schweitz J A. Assembling three-dimensional microstructures using gold-silicon eutectic bonding. *Sensors and Actuators A*, 1994, 45: 227
- [6] Wang Xiang, Zhang Dacheng, Li Ting, et al. Gold-silicon wafer eutectic bonding in piezoresistive accelerometer assembling. *Chinese Journal of Semiconductors*, 2003, 24(3): 332 (in Chinese) [王翔, 张大成, 李婷, 等. 压阻加速度计的 Au-Si 共晶键合. *半导体学报*, 2003, 24(3): 332]
- [7] Yang Daohong, Xu Chen, Li Lan, et al. Si/TiAu/Si bonding technology and its application. *Journal of Optoelectronics Laser*, 2004, 15(7): 839 (in Chinese) [杨道虹, 徐晨, 李兰, 等. Si/TiAu/Si 键合技术研究及其应用. *光电子·激光*, 2004, 15(7): 839]
- [8] Xiao Yingying, Wang Jianhua, Huang Qing'an, et al. Measurements of the bond strength for wafer bonding. *Chinese Journal of Electron Devices*, 2004, 27(2): 360 (in Chinese) [肖滢滢, 王建华, 黄庆安, 等. 硅片键合强度测试方法的进展. *电子器件*, 2004, 27(2): 360]
- [9] Stengl R, Tan T, Gosele U. A model for the silicon wafer bonding process. *Jpn J Appl Phys*, 1988, 28: 1735
- [10] Hanse M, Anderko K. Constitution of binary alloys. New York: McGraw-Hill, 1958

# Low-Temperature Wafer-to-Wafer Bonding Using Intermediate Metals\*

Zhang Xiaoying<sup>1</sup>, Chen Songyan<sup>1,†</sup>, Lai Hongkai<sup>1</sup>, Li Cheng<sup>1</sup>, and Yu Jinzhong<sup>2</sup>

(1 Department of Physics, Semiconductor Photonics Research Center, Xiamen University, Xiamen 361005, China)

(2 State Key Laboratory of Integrated Optoelectronics, Institute of Semiconductors, Chinese Academy of Sciences, Beijing 100083, China)

**Abstract:** Si/Si bonding has been achieved at low temperatures by introducing Ti/Au layers. The bonding temperature can be reduced to 414°C. The Si / Si bonding strength has been investigated by tensile strength. The results show that the bonding strength exceeds 1.27MPa. *I-V* tests show that the interface of Si/Ti/Au/Ti/Si is an ohmic contact, and XPS tests indicate that the interface mainly comprises Si-Au eutectic alloy. Different experiments by annealing at gradually changing temperature show that the higher the bonding temperature is, the stronger the bonding energy is. In addition, annealing at gradually changing temperature is propitious to increase bonding strength.

**Key words:** wafer bonding; interface characteristic; intermediate metals; bonding mechanism

**PACC:** 7340L; 7340V

**Article ID:** 0253-4177(2007)02-0213-04

\* Project supported by the National Natural Science Foundation of China (No. 60336010) and the Natural Science Foundation of Fujian Province (No. A0410008)

† Corresponding author. Email: sychen@xmu.edu.cn

Received 7 July 2006, revised manuscript received 7 November 2006

©2007 Chinese Institute of Electronics