一种采用新颖的双重自适应补偿的低静态 电流 LDO 稳压器的设计

叶 强* 来新泉 袁 冰 陈富吉 李演明

(西安电子科技大学电路 CAD 所,西安 710071)

摘要:设计了一种采用双重自适应补偿的两级结构 LDO 线性稳压器,该补偿技术能够产生两个随负载变化的零点以抵消 不同负载条件下的极点变化带来的影响,从而保证系统的稳定性.与传统的设计方法相比,该补偿方法几乎不消耗电流,文 中设计的 LDO 静态电流小于 1μA,并且采用折返式电流限制,减小了芯片的功耗.采用该双重自适应补偿的 LDO 已在 Hynix 0. 5μm CMOS 工艺线投片,当负载电流为 300mA 时,漏失电压为 150mV,线性调整率为 2mV/V,负载调整率为 0.75%.测试结果表明,采用该双重自适应补偿结构的 LDO 工作良好.

关键词:低漏失;稳定性;双重自适应补偿;低功耗 EEACC:2570D 中图分类号:TN433 文献标识码:A 文章编号:0253-4177(2008)10-2057-07

1 引言

低压差线性稳压器(LDO)由于具有低噪声、高 PSRR、低静态电流以及低成本等优点,在便携式电子设 备中得到了广泛应用^[1~3].LDO稳压器的稳定性补偿 的一大难点是全负载范围内的系统稳定性^[4],作者提出 了一种双重自适应补偿技术,该技术能产生两个随负载 变化的零点,以抵消在不同的负载条件下极点变化所带 来的影响,从而保证系统的稳定性.值得一提的是,内部 第二个动态补偿利用输出级的阻容网络产生的一个零 点,实际上起到了替代传统的输出电容的 ESR 产生的 零点的作用,因此芯片在应用时可以使用价格便宜、体 积小的陶瓷电容即可稳定,从而降低了设计成本,减小 了 PCB 面积,非常有利于便携式电子产品的设计.

为了提高增益和输出电压精度以及降低静态电流, 笔者采用双重自适应补偿结构,并且这种补偿方法几乎 不消耗额外的电流,因而极适合低功耗芯片的设计.

2 双重自适应补偿设计原理

2.1 第一重自适应补偿网络

图 1 是采用第一重自适应补偿网络的 LDO 结构 图,MS1 为负载电流采样管,MP 为功率管.*R*₀ 为误差 放大器的输出阻抗,*g*_{m1} 是误差放大器的跨导,*C*₁ 为补 偿电容,BUFFER 的输出阻抗为 *R*_{0B},功率管 MP 的寄 生电容为 *C*_P,*R*_{0UT} 是输出级的阻抗,*R*_L 是负载,*C*_L 是 负载电容,当 LDO 采用第一重自适应补偿网络时,*A*₀ 为采用第一重自适应补偿的环路增益,

$$\frac{V_{\rm FB}}{V_{\rm REF}} = \frac{A_0 (1 + S/2\pi f_{\rm Z1})}{(1 + S/2\pi f_{\rm P1})(1 + S/2\pi f_{\rm P2})(1 + S/2\pi f_{\rm P3})} \times \left(\frac{R_{\rm F2}}{R + R}\right)$$
(2)

其中 f_{P1} 为误差放大器输出端产生的极点; f_{P2} 为 LDO 输出端产生的极点; f_{P3} 为 BUFFER 输出端产生的 极点,

$$f_{\rm P1} = \frac{1}{2\pi R_{\rm O} C_{\rm I}} \tag{3}$$

$$f_{\rm P2} = \frac{1}{2\pi R_{\rm L} C_{\rm L}} = \frac{I_{\rm L}}{2\pi V_{\rm OUT} C_{\rm L}} \propto I_{\rm L}$$
(4)

$$f_{\rm P3} = \frac{1}{2\pi R_{\rm OB} C_{\rm P}}$$
(5)

MS1 和 C_1 组成第一重补偿网络, MS1 的栅源电压 与功率管 MP的栅源电压相等, f_{Z1} 为采样管 MS1 的导



图 1 采用第一重自适应补偿网络的 LDO 结构图

Fig.1 Topology diagram of LDO with the first adaptive compensation

[†]通信作者.Email:yeqiang4213@126.com

²⁰⁰⁸⁻⁰⁵⁻¹¹ 收到,2008-06-19 定稿





Fig. 2 Topology diagram of LDO with dual adaptive compensation

通电阻 R_{DS_MS1} 与补偿电容 C_1 产生的零点, MS1 工作在 线性区, MP 工作在饱和区, 其跨导为 g_{mp} , $(W/L)_{MS1}$: $(W/L)_{MP} = 1: K_1$,

$$g_{\rm mp} = \mu_{\rm p} C_{\rm ox} (W/L)_{\rm MP} (V_{\rm GS} - V_{\rm THP}) = \sqrt{2\mu_{\rm p} C_{\rm ox} (W/L)_{\rm MP} I_{\rm L}} = K_1 \mu_{\rm p} C_{\rm ox} (W/L)_{\rm MS1} (V_{\rm GS} - V_{\rm THP})$$
(6)

$$R_{\text{DS}_{\text{MS1}}} = \frac{1}{\mu_{\text{p}} C_{\text{ox}} (W/L)_{\text{MS1}} (V_{\text{GS}} - V_{\text{THP}})}$$

$$= \frac{K_{1}}{g_{\rm mp}} = \frac{K_{1}}{\sqrt{2\mu_{\rm p}C_{\rm ox}(W/L)_{\rm MP}I_{\rm L}}}$$
(7)
$$= \frac{1}{\sqrt{2\mu_{\rm p}C_{\rm ox}(W/L)_{\rm MP}I_{\rm L}}} \sqrt{I}$$

$$f_{Z1} = \frac{1}{2\pi R_{\rm DS_MS1} C_1} = \frac{\sqrt{2\mu_{\rm p} C_{\rm ox}} (W/L)_{\rm MP} I_{\rm L}}{2\pi K_1 C_1} \propto \sqrt{I_{\rm L}}$$
(8)

由(4)式可知, f_{P2} 与负载电流 I_{L} 成正比,由(8)式 可知,采用第一重补偿网络的 LDO 电路,产生了一个与 负载电流 I_{L} 的平方根成正比的动态零点 f_{Z1} 跟踪 f_{P2} 的 变化,从而实现第一重自适应补偿^[5,6],然而由于在本文 的低功耗 LDO 设计中,静态电流小于 1 μ A,大部分电路 器件工作在亚阈值区,BUFFER 的输出阻抗和功率管 MP 的栅极寄生电容较大, f_{P3} 往往落在 0dB 带宽附近, 这样会减小整个环路的相位裕度,引起系统不稳定,甚 至会引起振荡,因此增加第二个自适应频率补偿,组成 双重自适应补偿网络来实现 LDO 的系统稳定,图 2 为 采用双重自适应补偿网络的 LDO 结构图.

2.2 第二重自适应补偿网络的构造原理

图 3 为第二重自适应补偿网络的构造示意图,如图 3(1)所示,输出反馈电阻 $R_{\rm FI}$ 两端跨接在电容 $C_{\rm F}$ 上,形成超前补偿网络,从而改善系统稳定性,并能提高瞬态响应和 PSRR,减小输出噪声,传输函数可表示为:

$$\frac{V_{\rm FB}}{V_{\rm OUT}} = \left(\frac{R_{\rm F2}}{R_{\rm F1} + R_{\rm F2}}\right) \left[\frac{1 + SC_{\rm F}R_{\rm F1}}{1 + SC_{\rm F}(R_{\rm F1} \parallel R_{\rm F2})}\right] (9)$$

由(9)式可知,该传输函数有一个极点 f_P 和一个零点 f_Z ,分别表示如下:

$$f_{\rm P} = \frac{1}{2\pi (R_{\rm F1} \parallel R_{\rm F2}) C_{\rm F}}$$
(10)

$$f_{\rm Z} = \frac{1}{2\pi R_{\rm Fl} C_{\rm F}}$$
(11)



图 5 第二里日坦应补偿网络时间追尔息图 Fig.3 Illustration of the second adaptive compensation net

显然,零点 f_z 低于极点 f_P,因此对改善系统稳定性会有 所帮助.为了补偿功率管 MP 寄生电容过大和 BUFF-ER 的输出阻抗较大带来的低频极点,需要在系统中引 入一个零点,由(9)式可知,只需在其分子项上引入(1+ SCR)的乘积因子,即需新引入一个零点,此时传输函数 可表示为,

$$\frac{V_{\rm FB}}{V_{\rm OUT}} = \left(\frac{R_{\rm F2}}{R_{\rm F1} + R_{\rm F2}}\right) \left[\frac{(1 + SC_{\rm F}R_{\rm F1})(1 + SCR)}{1 + SC_{\rm F}(R_{\rm F1} \parallel R_{\rm F2})}\right] = \left(\frac{R_{\rm F2}}{R_{\rm F1} + R_{\rm F2}}\right) \left[\frac{1 + S(C_{\rm F}R_{\rm F1} + CR) + S^{2}C_{\rm F}R_{\rm F1}CR}{1 + SC_{\rm F}(R_{\rm F1} \parallel R_{\rm F2})}\right]$$

$$\stackrel{(12)}{=} CR \ll C_{\rm F}R_{\rm F1} \, \text{th}, \, \text{L} \, \text{ct} \, \text{fl} \, \text{lk} \, \text{fl} \, \text{th} \, \text{sc} \, \text{fl} \, \text{lk} \, \text{fl} \\ \frac{V_{\rm FB}}{V_{\rm OUT}} = \left(\frac{R_{\rm F2}}{R_{\rm F1} + R_{\rm F2}}\right) \left[\frac{1 + SC_{\rm F}R_{\rm F1}(1 + SCR)}{1 + SC_{\rm F}(R_{\rm F1} \parallel R_{\rm F2})}\right]$$

$$(13)$$

为实现 (13) 式所示的传递函数,将 C_F 跨接在 R_{FI} 和 R_{F2} 的公共端,另一端引入一个其值为(1 + SCR) V_{OUT} 的信号,如图 3(2)所示,则可在(10)和(11)式中零 极点的基础上,产生一个新的零点 f_{ZN} ,

$$f_{\rm ZN} = \frac{1}{2\pi RC} \tag{14}$$

图 3(3)实现了上述思想,其中 MS2 为采样管,MP 为功率管,(W/L)_{MS2} : (W/L)_{MP} = 1 : K₂,并且电路 中 R_{F1}, R_{F2} ≫ R₃,则

$$V_{\rm C} = V_{\rm OUT} + I_{\rm D_{-}MS2} R_3 = V_{\rm OUT} + V_{\rm OUT} R_3 / K_2 Z_{\rm L}$$

= $V_{\rm OUT} (1 + R_2 / K_2 Z_{\rm L})$ (15)

其中 Z_L为输出阻容网络的阻抗,忽略输出电容的 ESR,其大小为:

$$Z_{\mathrm{L}} = \frac{1}{SC_{\mathrm{L}}} \parallel R_{\mathrm{L}} = \frac{R_{\mathrm{L}}}{1 + SC_{\mathrm{L}}R_{\mathrm{L}}}$$
(16)

由(15)和(16)式可知,在图 3(3)中:

$$V_{\rm C} = (1 + R_3 / K_2 R_{\rm L}) \left[1 + \frac{SC_{\rm L} R_3}{K_2 (1 + R_3 / K_2 R_{\rm L})} \right] V_{\rm OUT}$$
(17)

$$\frac{V_{\rm FB}}{V_{\rm OUT}} = \left(\frac{R_{\rm F2}}{R_{\rm F1} + R_{\rm F2}}\right) \times \left[\frac{1 + (1 + R_3/K_2 R_L) R_{\rm F1} C_{\rm F} S + (C_L R_3 C_{\rm F} R_{\rm F1}/K_2) S^2}{1 + SC_{\rm F} (R_{\rm F1} \parallel R_{\rm F2})}\right]$$
(18)



图 4 环路增益的幅频特性 Fig.4 Gain-frequency character of open loop

当 $R_3/K_2R_L \ll 1$,并且 $R_3C_L/K_2 \ll C_FR_{F1}$ 时,由 (18)式可知输出端产生的极点和零点为:

$$f_{P4} = \frac{1}{2\pi (R_{F1} \parallel R_{F2}) C_F}$$
(19)

$$f_{Z^2} = \frac{1}{2\pi (1 + R_3 / K_2 R_L) R_{\rm Fl} C_{\rm F}} \approx \frac{1}{2\pi R_{\rm Fl} C_{\rm F}} (20)$$

$$f_{Z3} = \frac{1}{2\pi C_{\rm L} R_3 / [K_2 (1 + R_3 / K_2 R_{\rm L})]} \approx \frac{1}{2\pi C_{\rm L} R_3 / K_2}$$
(21)

若采用负载电容 C_{L} 的 ESR 进行补偿,其产生的零 点为:

$$f_{\text{ZESR}} = \frac{1}{2\pi C_{\text{L}} R_{\text{ESR}}}$$
(22)

由(21)式可知,第二个动态自适应补偿网络相当 于把电阻 R_3 和负载电容 C_L 引入,从而产生一个零点 以实现补偿,该补偿方法的效果与(22)式中使用输出电 容的 ESR 产生的一个零点进行补偿是一致的.图4为 系统采用第一重自适应补偿与双重自适应补偿的零极 点分布示意图, $f_{\rm PS}$ 是由于功率管 MP 的寄生电容过大 和 BUFFER 输出阻抗较大所带来的低频极点.可以看 出采用第一重自适应补偿, $f_{\rm PS}$ 分布在 0dB 带宽附近,会 减小相位裕度,甚至会引起振荡.采用双重自适应补偿 通过引入一个零点可以有效地解决该问题,并且第二个 动态补偿利用输出级的阻容网络产生的一个零点,实际 上起到了替代传统的输出电容的 ESR 产生的零点作 用.因此芯片在应用时可以使用价格便宜,体积小的陶 瓷电容即可稳定,从而降低了设计成本,减小了 PCB 面 积,非常有利于便携式电子产品的设计.

2.3 双重自适应补偿在 SOC 设计中的可行性分析

由(2)和(21)式可知,输出电容产生的极点 f_{P2} 和零点 f_{Z3} ,当减小输出电容 C_L 的值时,可以使 f_{P2} 分布 在带宽之外,只有 f_{P1} , f_{P3} , f_{P4} 分布在 0dB 带宽以内.由 第二重自适应补偿网络的分析可知,增加电阻 R_3 或减 小 K_2 可以使 f_{Z3} 的大小不变,即当 C_L 下降, R_3 上升或 K_2 下降时, f_{Z3} 不变,从而解决了由于 f_{P3} 所带来的稳定 性问题,因此在增加少量芯片面积的情况下,笔者的设 计亦可以用于 SOC (system on chip)的设计中,将双重 自适应补偿网络、功率管、反馈电阻、负载电容集成在芯 片内部,减少了外接电容并提高了系统的稳定性,从而



图 5 笔者提出的 LDO 功能框图 Fig.5 Structure of the proposed LDO

减少了 PCB 面积,很好地满足了 SOC 的设计要求.当 减小电容 C_{L} 并将其集成在芯片内部时,系统的负载瞬 态响应会受到影响,当负载发生突变时,电容 C_{L} 越小, 输出的过冲电压 ΔV 越大.可通过增加静态电流从而加 快系统的环路响应速度来减小过冲电压 ΔV ,因此在 SOC 的设计中采用笔者所提的补偿方法,要在芯片面 积、系统的负载瞬态响应、静态功耗等方面折中考虑.负 载电容 C_{L} 集成在芯片内部时,其容值大小会受到温 度、工艺等因素的影响,在设计过程中要保证系统的稳 定性,因此要考虑一定的设计裕量.

3 电路设计

图 5 是本文提出的 LDO 的功能架构图,主要包括 基准模块、误差放大器模块、折返式电流限制模块、频率 补偿网络、调整管、反馈电阻和容阻负载等.基准模块主 要是产生 1.25V 的基准电压,作为误差放大器的参考 电平与反馈电压进行比较放大误差信号,从而控制调整 管来调节输出电压 Vour,频率补偿网络主要采用的是 双重自适应补偿结构,在不消耗静态电流的情况下,能 很好地满足系统稳定性的要求,电流限制模块采用的是 折返式电流限制结构,使 LDO 在限流的状态下功耗降 低.输出电压 Vour为:

$$V_{\rm OUT} = V_{\rm REF} (1 + R_{\rm F1} / R_{\rm F2})$$
 (23)

3.1 基准电压电路





Fig. 7 Fold back current limit circuit

M21 组成基准电路的启动电路,右半部分为带隙基准电路,通过负反馈可以得到一个稳定的输出电压,在设计中, $R_1 = R_2$,则,

$$I_{\rm Q2} = \Delta V_{\rm BE} / R_{\rm 3} = V_{\rm T} \ln 4 / R_{\rm 3}$$
 (24)

 $V_{\text{REF}} = V_{\text{BEQ2}} + V_{\text{T}} \ln 4 (R_2 + R_3 + 2R_4) / R_3$ (25) 为了满足静态电流的要求,整个基准的静态电流为 140nA. 当温度从 - 40 到 125℃变化时,输出电压的变 化约为 5mV,当电源电压从 2V 变化到 5.5V 时,基准 电压变化 1mV,符合设计要求.

3.2 折返式电流限制电路

图 7 是折返式限流保护电路图, MS3, M18, M19 构 成输出电流采样电路,在设计中, M19 的偏置电流很小, M18 的宽长比很大, 从而使得 M18 和 M19 工作在亚阈 值区, 使得

$$V_{\rm SG18} = V_{\rm SG19} \approx V_{\rm TH} \tag{26}$$

从而保证采样管 MS3 的漏端电压约等于输出电压 V_{our},因为采样管 MS3 和功率管 MP 的源、栅、漏电压 相等,所以采样精度很高.采样电流满足:

$$\frac{I_{\rm S}}{I_{\rm OUT}} = \frac{W_{\rm MS3}/L_{\rm MS3}}{W_{\rm MP}/L_{\rm MP}}$$
(27)

在恒定限流电路的基础上,引入包含输出电压反馈的回路,构成了折返式限流电路.当电路正常工作时,折 返式限流电路不起作用,当芯片达到限流状态时,Vour 减小到足够小,可使 M17 的栅极电位被箝位在一个更 高的电平上,输出电流为 I_{FB},输出电压为 I_{FB} R_L,电路 实现折返式限流的功能.在本设计中,M5,M6 尺寸比为 3:1,折返式电流阈值约是最大限流值 I_{MAX} 的 1/3,使 芯片在限流状态下的系统损耗减少了 2/3.

3.3 误差放大器电路

图 8 是误差放大器的实际电路图,电路采用 RC 滞后补偿,其中电阻由 R₁和 MS1 的导通电阻 R_{DS_MS1}组成,补偿电容为 C₁,能产生一个与负载电流相关的动态零点,形成自适应补偿^[7,8].误差放大器总的增益即为第一级 OTA 的增益,其跨导为:



图 8 误差放大器实际电路图 Fig. 8 Schematic of error amplifier

$$g_{m1} = \frac{I_{D_{-}M8}}{nV_{T}}$$
(28)

对于功率管 MP,其主要作用是输入向负载输出电流,其跨导大小与负载电流的大小密切相关,当负载电流较小时,MP工作在亚阈值区,Cox为栅氧化层电容, Cis表示耗尽层电容,其跨导大小为:

$$g_{\rm mp} = \frac{I_{\rm D_MP}}{nV_{\rm T}} = \frac{I_{\rm D_MP}}{V_{\rm T}} \times \frac{C_{\rm ox}}{C_{\rm js} + C_{\rm ox}}$$
(29)

当负载电流较大时,MP工作在饱和区,其跨导为:

$$g_{\rm mp} = \sqrt{2\mu_{\rm p} C_{\rm ox} \frac{W}{L} I_{\rm D_MP}} \tag{30}$$

误差放大器输出端利用采样管 MS1 的导通电阻 *R*_{DS_MS1}、电阻 *R*₁、电容 *C*₁产生一个与负载电流相关的 动态零点,形成自适应补偿;为了在大负载条件下,防止 极点 *f*_{P3}在单位增益带宽附近对相位裕度的影响,利用 采样管 MS2、电阻 *R*₃和输出电容 *C*_L,产生一个与负载 电流相关的零点 *f*_{Z3},以补偿 *f*_{P3}对其相位产生的偏移. 在设计中单位增益带宽频率为 *f*_O,则环路增益和相位 裕度为:

$$A_{\rm V} = g_{\rm m1} g_{\rm mp} \frac{1}{(\lambda_{\rm M8} + \lambda_{\rm M2}) I_{\rm D_{-M2}}} \left(\frac{1}{\lambda_{\rm MP} I_{\rm D_{-MP}} \parallel R_{\rm L}}\right)$$
(31)
$$\mathbf{PM} = 180^{\circ} - \sum_{\rm r}^{4} \arctan\left(\frac{f_{\rm O}}{2}\right) + \sum_{\rm r}^{3} \arctan\left(\frac{f_{\rm O}}{2}\right)$$
(32)

$\mathbf{PM} = 180 - \sum_{i} \operatorname{arctg}\left(\frac{j \circ}{f_{Pi}}\right) + \sum_{j} \operatorname{arctg}\left(\frac{j \circ}{f_{Zj}}\right) (3)$

4 仿真和测试结果

4.1 整体电路仿真结果

基于 Hynix 0.5 μ m CMOS 模型,用 Hspice 仿真本 电路,折叠式电流限制电路的波形如图 9 所示,最大输 出电流 I_{MAX} = 400mA,折返式电流限制阈值 I_{FB} = 130mA,使系统在限流状态下的功耗降低了约 2/3. 图 10 是负载电流为 1 和 300mA 的系统环路稳定性的仿 真曲线,从图中可以看出其零极点分布特征与理论分析 一致.表 1 是环路稳定性关键参数的理论计算值与仿真 值的对照.



图 9 折返式电流限制仿真波形 Fig. 9 Simulated result of fold back current limit



图 10 不同负载下的环路增益仿真曲线 Fig.10 Loop gain versus different output currents

表 1 环路稳定性关键参数的计算值和仿真值对照 Table 1 Comparision of calculation and simulation results of the critical parameters for loop stability

参数 负载	环路增益		主极点		单位增益频率		相位裕度	
	$A_{ m V}/{ m dB}$		/Hz		/kHz		/(°)	
	计算值	仿真值	计算值	仿真值	计算值	仿真值	计算值	仿真值
1mA	70	67.3	128	116.4	20	15.1	80	77
300mA	60	59.2	200	185	60	54.4	70	64.9

4.2 投片测试结果及版图

上述采用双重自适应补偿低静态电流的芯片已在 Hynix 0.5 μ m CMOS 工艺线投片,对投片结果进行实 测可知,输出电容为 1 μ F, $V_{OUT} = 2.3$ V.图 11 为输入 电源电压瞬态响应,其中Ch1是输入电源电压 V_{IN} ,



图 11 输入电源电压瞬态响应 Fig.11 Input transient response



图 12 负载瞬态响应 Fig. 12 Load transient response



图 13 静态电流随电源电压的变化实测曲线 Fig. 13 Quiescent current versus supply voltage

 V_{IN} 从 3.3V 变化到 4.3V, Ch2 是 LDO 输出电压 V_{OUT} , V_{OUT} 的过冲电压在 10mV 以内.图 12 为负载瞬 态响应,其中 Ch1 是上升时间和下降时间为 1 μ s、幅度 为 200mA 的方波负载电流,满足系统稳定性要求,并且 没有振铃.图 13 是静态电流随电源电压的变化实测曲 线,当电源电压为 2.5~5.5V 时,静态电流小于 1 μ A, 满足系统的低功耗应用要求.图 14 是芯片的 PSRR 随 频率变化的实测曲线,满足电源抑制要求.表 2 为采用 双重自适应补偿的 LDO 与参考文献中 LDO 的电特性 对比.由表 2 可以看出本文中的 LDO 静态电流很小,漏 失电压较小,输出电压范围较宽,PSRR 特性很好,满足 系统的低功耗应用要求.图 15 为 LDO 芯片的版图,其 面积为 910 μ m×880 μ m.



Table 2 Comparision of electrical characters of the proposed LDO with the reference ones											
LDO	工艺	输出电压	漏失电压/mV	静态电流	最大带载能力	负载调整	线性调整	PSRR@10Hz			
		/ V		$/\mu A$	/mA	/ %	/(mV/V)	$/d\mathbf{B}$			
本文	$0.5 \mu m CMOS$	$1.5 \sim 3.3$	150@300mA	1	300	0.75	2	- 75			
文献[1]	0.6µm CMOS	3.3	无说明	4	800	无说明	无说明	无说明			
文献[3]	0.5µm CMOS	2.8	500@100mA	30	160	0.78	无说明	无说明			
文献[6]	$0.5\mu m$ CMOS	$1.8 \sim 4.5$	650@3A	1000	3000	1.1	3	- 65			
文献[7]	$1\mu m$ Bi-CMOS	3.3	600@200mA	30	200	1.6	2	无说明			
文献[8]	0. 6µm CMOS	1.5	200@300mA	38	100	0.25	2.2	- 60			

表 2 本文与参考文献设计的 LDO 的电特性对比 ble 2 Comparision of electrical characters of the proposed LDO with the reference on



图 15 LDO 芯片照片 Fig. 15 Microphotograph of LDO chip

5 结论

在分析 LDO 稳定性的基础上,设计了一种采用双 重自适应补偿的低静态电流的 LDO,该补偿方法能够 产生两个随负载变化的零点以抵消不同负载条件下的 极点变化带来的影响,从而保证系统的稳定性.与传统 补偿方法相比,该补偿方法几乎不消耗电流,整个芯片 的静态电流小于 1μA,第二重补偿网络产生的零点替代 了传统的输出电容的 ESR 产生的零点作用,因此芯片 在应用时可以使用价格便宜、体积小的陶瓷电容,便 性能稳定,从而降低了设计成本,减小了PCB面积,非 常有利于便携式电子产品的设计.LDO 的电流限制采 用折返式电流限制,使芯片在限流状态下功耗减小了 2/3.芯片采用 Hynix 0.5µm CMOS 工艺设计,并进行 了投片验证,测试结果满足设计和低功耗应用的要求.

参考文献

- [1] Wang Yikai, Wang Yi, Gong Wenchao, et al. High stability LDO with large output current. Chinese Journal of Semiconductors, 2007,28(7):1149(in Chinese) [王义凯,王忆,巩文超,等.大电流、高稳定性的 LDO 线性稳压器路.半导体学报,2007,28(7):1149]
- Ricon-Mora G A, Allen P A. A low-voltage, low quiescent current, low drop-out regulator. IEEE J Solid-State Circuits, 1998, 33 (1):36
- Chava C K, Silva-Martinez J. A frequency compensation scheme for LDO voltage regulators. IEEE Trans Circuits Syst I, 2004, 51 (6):1041
- [4] Leung K N, Mok P K T. Analysis of multistage amplifier-frequency compensation. IEEE Trans Circuits Syst I,2001,48(9);1041
- [5] Kwork K C, Mok P K T. Pole-zero tracking frequency compensation for low dropout regulator. IEEE J International Symposium on Circuits and Systems, 2002, 4:735
- [6] Lai Xinquan, Guo jianping, Sun Zuozhi, et al. A 3-A CMOS lowdropout regulator with adaptive miller compensation. Analog Integrated Circuits and Signal Processing, 2006, 49(10):5
- [7] Rincon G A. Active capacitor multiplier in Miller compensated circuits. IEEE J Solid-State Circuits, 2000, 35(1);26
- [8] Leung K N, Mok P K T. A capacitor-free CMOS low-dropout regulator with damping-factor-control frequency compensation. IEEE J Solid-State Circuits, 2003, 38(10):1691

叶

Design of a Low Quiescent Current Low-Dropout Regulator with Novel Dual Active Compensation

Ye Qiang[†], Lai Xinquan, Yuan Bing, Chen Fuji, and Li Yanming

(Institute of Electronic CAD, Xidian University, Xi'an 710071, China)

Abstract: In order to improve the accuracy of the output voltage of a LDO, which consumes low quiescent current, a novel dual active compensation technique is used to design a LDO. It can produce two system zeros varying from load current to cancel the negative effect of the pole at different loads on the system's stability. Compared with traditional compensation, the dual active compensation does not consume current. The quiescent current of the proposed LDO is less than 1μ A, and the fold back current limit reduces the power consumption of the chip. A low quiescent current LDO employing the dual active compensation technique is implemented in a Hynix 0. 5μ m CMOS process. The dropout voltage is 150mV when the load current is 300mA, the line regulation is 2mV/V, and the load regulation is 0. 75%, indicating that the circuit works well and effectively.

Key words: low drop-out; stability; dual active compensation; low consumption EEACC: 2570D Article ID: 0253-4177(2008)10-2057-07

[†] Corresponding author. Email: yeqiang4213@126.com Received 11 May 2008, revised manuscript received 19 June 2008