

SiGe HBT 发射极延迟时间模型 *

胡辉勇 张鹤鸣 戴显英 朱永刚 王顺祥 王伟 崔晓英 王青 王喜媛

(西安电子科技大学微电子研究所, 西安 710071)

摘要: 在对 SiGe HBT(异质结双极晶体管)载流子输运的研究基础上,建立了包括基区扩展效应 SiGe HBT 发射极延迟时间。模型。发射极延迟时间与发射结势垒电容和集电结势垒电容密切相关。在正偏情况下,通常采用的势垒区耗尽层近似不再适用,此时需要考虑可动载流子的影响。本文重点分析了电流密度及发射结面积等参数对 SiGe HBT 发射极延迟时间的影响。

关键词: SiGe HBT; 势垒电容; 发射极延迟时间

PACC: 8160C; 9240C; 6185

中图分类号: TN402 文献标识码: A 文章编号: 0253-4177(2005)07-1384-06

1 引言

载流子在发射极的延迟时间是影响晶体管频率特性的重要参数。在小电流下发射极延迟时间较大,是小电流下频率下降的主要原因;在大电流下,发射极的延迟时间也是影响频率特性的主要原因之一。建立发射极延迟时间模型,对研究器件的频率特性至关重要,尤其是对异质结双极晶体管(HBT)。

对于 SiGe HBT, 基区重掺杂使基区宽度可取得很薄, 同时基区 Ge 组分缓变以及基区杂质梯度分布产生的内建电场, 都有效地减少了基区渡越时间^[1]。这使得 SiGe HBT 的发射极延迟时间对器件频率特性的影响比对常规 SiBJT(同质结双极晶体管)频率特性的影响要大。所以研究发射极延迟时间, 对 SiGe HBT 有重要的作用。本文基于 SiGe HBT 载流子输运过程, 在对不同电流密度下发射结势垒电容和集电结势垒电容的研究基础上, 建立了包括基区扩展效应在内的发射极延迟时间模型。

2 发射极延迟时间模型

发射极延迟时间。为

$$e = \left(R_E + \frac{kT}{qI_E} \right) (C_{BE}A_{BE} + C_{BC}A_{BC})$$

即

$$e = \left(R_E + \frac{kT}{qJ_E A_{BE}} \right) (A_{BE}C_{BE} + A_{BC}C_{BC}) \quad (1)$$

式中 R_E 为发射极体寄生电阻和发射极欧姆接触电阻之和; C_{BE} 为单位面积发射结势垒电容; C_{BC} 为单位面积集电结势垒电容; A_{BE} 为发射结面积; A_{BC} 为集电结面积; I_E 和 J_E 分别为发射极电流和发射极电流密度。发射极延迟时间。是发射结势垒电容 C_{BE} 和集电结势垒电容 C_{BC} 的函数。

图 1 是 SiGe HBT 发射结和集电结势垒电容示意图。图中 C_{BE1} 和 C_{BE2} 表示不同的发射结偏置电压下的发射结势垒电容, C_{BC1} 表示小电流情况下集电结势垒电容, C_{BC2} 表示集电结全耗尽情况下集电结势垒电容, C_{BC3} 表示基区扩展情况下集电结势垒电容。

2.1 发射结势垒电容

当发射结为正向偏置时, 势垒区中有大量的可动载流子, 耗尽近似不再适用^[2~5]。此时异质发射结单位面积电容可表示为

$$C_{BE} = \frac{\text{Si}_\text{SiGe}}{X_1 \text{SiGe} + X_2 \text{Si}} + q \cdot \frac{x_2}{x_1} \left(\frac{\partial n(x)}{\partial V_{BE}} \right) dx = C_D + C_F \quad (2)$$

* 国家部委预研基金资助项目(批准号:41308060108,51408010301DZ0131)

胡辉勇 男, 1974 年出生, 主要从事新型半导体材料、器件与电路研究。

2004-09-27 收到, 2004-11-28 定稿

©2005 中国电子学会




图1 Si Ge HBT 发射结势垒电容 C_{BE} 和集电结势垒电容 C_{BC} 示意图

Fig. 1 Emitter junction capacitance C_{BE} and the collector junction capacitance C_{BC} of SiGe HBT

式中 ϵ_{Si} , ϵ_{SiGe} 分别为发射区 Si 和基区 SiGe 材料的介电常数; $n(x)$ 为耗尽区内可动载流子密度; V_{BE} 为发射结偏置电压. 等式右边第一项为势垒区耗尽层近似的势垒电容; 第二项为空间电荷区内自由电荷引起的电容. 其中, X_1 , X_2 分别为

$$X_1 = \{ [2 \epsilon_{Si} \epsilon_{SiGe} N_B (V_{BT} - 1.64kT/q)] / [qN_E (\epsilon_{Si} N_E + \epsilon_{SiGe} N_B)] \}^{1/2} \quad (3)$$

$$X_2 = \{ [2 \epsilon_{Si} \epsilon_{SiGe} N_E (V_{BT} - 1.64kT/q)] / [qN_B (\epsilon_{Si} N_E + \epsilon_{SiGe} N_B)] \}^{1/2} \quad (4)$$

其中

$$V_{BT} = V_{BIE} - V_{BE} \quad (5)$$

$$V_{BIE} = -x_B - x_E / -\frac{0.5 E_G}{q} + (kT/q) \ln [N_E N_B / (n_{ieE} n_{ieB})] + 0.5(kT/q) \ln [N_{cB} N_{vB} / (N_{cE} N_{vE})] \quad (6)$$

式中 N_E , N_B 分别为 SiGe HBT 发射区和基区中的杂质浓度. x_B 为基区电子亲合势, x_E 为发射区电子亲合势. n_{ieE} 为发射区本征载流子浓度, n_{ieB} 为基区的本征载流子浓度. N_{cE} , N_{cB} 分别是发射区、基区导带有效状态密度, N_{vE} , N_{vB} 分别是发射区、基区价带有效状态密度. E_G 是靠发射结侧的基区禁带变窄量.

当发射结正向偏置电压 $V_{BE} < V_C = V_{BIE} - 2kT/q$ 时^[6], 发射结电容模型可表示为:

$$\begin{aligned} C_{BE} = & A_{BE} \epsilon_{SiGe} / (\epsilon_{Si} X_1 + \epsilon_{Si} X_2) + \\ & qA_{BE} \{ - (0.5qX_1 N_E / kT) (dV_{B1} / dV_{BE}) \} \times \\ & \{ F(-qV_{B1} / kT) \}^2 \exp(V_{B1} / V_T) - \\ & 0.5 N_E \left(\frac{dX_1}{dV_{BE}} \right) \{ 1 - F(-qV_{B1} / kT) \} - \end{aligned}$$

$$\begin{aligned} & (0.5qN_E X_2 / kT) (n_{ieB} / n_{ieE}) (dV_{B1} / dV_{BE}) + \\ & \{ F(- (q(V_{B1} + V_i) / kT)) \}^2 \times \\ & \exp \{ q(V_{B1} + V_i) / kT \} + \\ & (0.5qN_E X_2 / kT) (n_{ieB} / n_{ieE}) \times \\ & \{ F(- (q(V_{BT} + V_i) / kT)) \}^2 \times \\ & \exp \{ (-q(V_{BT} + V_i) / kT) \}^2 - \\ & 0.5 N_E \left(\frac{dX_2}{dV_{BE}} \right) (n_{ieB} / n_{ieE}) \times \\ & \{ F(- (q(V_{BT} + V_i) / kT)) \} - \\ & F(- (q(V_{BT} + V_i) / kT)) \end{aligned} \quad (7)$$

其中

$$V_{B1} = \frac{qN_E X_1}{\epsilon_{Si}} \quad (8)$$

$$F(y) = \{ \exp(-y) + 0.27 \}^{-1} \quad (9)$$

$$\frac{dV_{B1}}{dV_{BE}} = -\frac{\epsilon_{Si} N_E}{\epsilon_{Si} N_E + \epsilon_{SiGe} N_B} \quad (10)$$

$$\frac{dX_1}{dV_{BE}} = -\frac{\epsilon_{Si} \epsilon_{SiGe} N_B}{qN_E X_1 (\epsilon_{Si} N_E + \epsilon_{SiGe} N_B)} \quad (11)$$

$$\frac{dX_2}{dV_{BE}} = -\frac{\epsilon_{Si} \epsilon_{SiGe} N_E}{qN_B X_2 (\epsilon_{Si} N_E + \epsilon_{SiGe} N_B)} \quad (12)$$

$V_i = E_i / q$, E_i 是异质结界面处的本征费米能级的不连续量.

当 $V_B = V_C$ 时, 发射结电容模型可表示为:

$$C_{BE} = C_{BE}(V_C) \exp \left[-\frac{q(V_{BE} - V_C)}{4kT} \right] \quad (13)$$

式中 $C_{BE}(V_C)$ 为 $V_{BE} = V_C$ 时的电容.

2.2 集电结势垒电容

集电结势垒电容是电流密度的函数. 一方面, 集电结势垒区由于有电流流过而存在可动电荷, 另一方面, 势垒区宽度又随着电流密度的变化而变化. 因此, 集电结势垒电容 C_{BC} 模型应考虑可动电荷与基区扩展效应. 单位面积集电结势垒电容 C_{BC} 可表示为

$$C_{BC} = \frac{dQ}{dV_{CB}} = q \frac{d}{dV_{CB}} \int_0^{x_{mC}} [n(x) + N_c] dx \quad (14)$$

式中 V_{CB} 为集电结偏置电压; $n(x)$ 为集电结势垒区可动载流子密度; x_{mC} 是集电结势垒区宽度.

当集电极电流密度较小时, 随着集电极电流密度的增大, 首先集电结势垒区在本征集电区侧的边界逐渐向衬底侧扩展, 直到该边界达到本征集电区与衬底区的界面, 本征集电区完全耗尽. 之后, 随着集电极电流密度的继续增大, 势垒区扩展到衬底区.

当集电极电流密度增大到某一值后, 则出现基区扩展。集电结势垒区随电流密度的变化如图 1 所示。因此, 集电结势垒电容模型应分为本征集电区部分耗尽、完全耗尽和基区扩展三种情况讨论。

2.2.1 势垒区集电区侧边界在本征集电区时的电容

电流密度较小时, 势垒区在集电区侧的边界处

$$C_{BC} = \frac{dI(qN_C - J_C/v_s)x_n}{dV_{CB}} = (qN_C - \frac{J_C}{v_s}) \times \frac{dx_n}{dV_{CB}} - \frac{x_n}{v_s} \times \frac{dJ_C}{dV_{CB}} \quad (15)$$

$$\frac{dx_n}{dV_{CB}} = \frac{\text{Si-SiGe } (qN_B + \frac{J_C}{v_s})}{x_n [\text{Si } (qN_C - \frac{J_C}{v_s})^2 + \text{SiGe } (qN_B + \frac{J_C}{v_s})(qN_C - \frac{J_C}{v_s})]} + \frac{R}{x_n} g_{nc} \quad (16)$$

$$g_{nc} = \frac{J_C}{w_B - x_p^+} \times \frac{qN_C - \frac{J_C}{v_s}}{qN_B + \frac{J_C}{v_s}} \times \frac{\text{Si-SiGe } (qN_B + \frac{J_C}{v_s})}{x_n [\text{Si } (qN_C - \frac{J_C}{v_s})^2 + \text{SiGe } (qN_C - \frac{J_C}{v_s})(qN_B + \frac{J_C}{v_s})]} \times \frac{1}{1 + \frac{J_C}{w_B - x_p^+} \times \frac{x_n}{(qN_B + \frac{J_C}{v_s})^2} \times \frac{q(N_B + N_C)}{v_s} - \frac{R}{x_n}} \quad (17)$$

$$R = \text{Si-SiGe } (V_{CB} + V_D) \frac{[\text{Si } (qN_C - \frac{J_C}{v_s})^2 + \text{SiGe } (qN_B + \frac{J_C}{v_s})(qN_C - \frac{J_C}{v_s})] \frac{1}{v_s}}{[\text{Si } (qN_C - \frac{J_C}{v_s})^2 + \text{SiGe } (qN_B + \frac{J_C}{v_s})(qN_C - \frac{J_C}{v_s})]^2} - \text{Si-SiGe } (V_{CB} + V_{BI}) \frac{\frac{qN_B + \frac{J_C}{v_s}}{v_s} [\text{SiGe } (qN_C - qN_B - \frac{2J_C}{v_s}) - 2 \text{Si } (qN_C - \frac{J_C}{v_s})]}{[\text{Si } (qN_C - \frac{J_C}{v_s})^2 + \text{SiGe } (qN_B + \frac{J_C}{v_s})(qN_C - \frac{J_C}{v_s})]^2} \quad (18)$$

而

$$x_n = \left\{ \frac{2 \text{Si-SiGe } (V_{BC} + V_D)(qN_B + \frac{J_C}{v_s})}{[\text{Si } (qN_C - \frac{J_C}{v_s})^2 + \text{SiGe } (qN_C - \frac{J_C}{v_s})(qN_B + \frac{J_C}{v_s})]} \right\}^{\frac{1}{2}} \quad (19)$$

$$x_p = \frac{N_C - \frac{J_C}{qv_s} x_n}{N_B + \frac{J_C}{qv_s}} \quad (20)$$

2.2.2 势垒区集电区侧边界扩展至衬底时的电容

随着集电极电流密度的提高, 集电区侧势垒区

于本征集电区内, 集电区侧势垒区中的面电荷密度为 $Q = (qN_C - J_C/v_s)x_n$, 式中 N_C 为集电区掺杂浓度, J_C 为集电极电流密度, v_s 为势垒区中载流子的饱和速度, x_n 为集电区侧势垒区宽度。设 x_p 为基区侧的势垒区宽度, w_B 为本征基区宽度, 由(14)式得到集电结势垒电容为:

边界将扩展至 N_C^+ 衬底界面, 本征集电区完全成为势垒区。则势垒区内可动载流子密度为 $n(x) = J_C/(qv_s)$ 。由泊松方程和电中性条件可得势垒区分别在衬底区与基区侧的宽度 x_n^+ 和 x_p 为

$$x_n^+ = w_c \left[\sqrt{1 + \left[\frac{2 \text{Si}}{w_c^2} (V_{CB} + V_D) - (qN_C - \frac{J_C}{v_s}) \right] \left[qN_C^+ - \frac{J_C}{v_s} \right]} - 1 \right] \quad (21)$$

$$x_p = \frac{1}{N_B} \times \left[w_c (N_C - \frac{J_C}{qv_s}) + x_n^+ N_C^+ \right] \quad (22)$$

势垒电容可表示为

$$C_{BC} = \left\{ \left(\frac{w_c}{s_i} \right)^2 + \frac{2}{s_i q N_c^+} [V_D + V_{BC} - \frac{w_c}{2 s_i} (q N_c^+ - \frac{J_c}{v_s})] \right\}^{\frac{1}{2}} + \frac{w_c g_{nc}}{2 V_s} \left[1 + \frac{x_n^+}{w_c} \right]^{-1} \times \left[1 + \frac{2 s_i}{w_c^2 q N_c^+} (V_{CB} + V_{BIC}) \right] - \frac{w_c g_{nc}}{v_s} \left[1 + \frac{x_n^+}{w_c} \right] \quad (23)$$

$$g_{nc} = \frac{s_i v_s}{w_c^2} \left[\left(1 + \frac{q v_s}{J_c} N_B \frac{w_B - x_p^+}{w_c} \right) \left(1 + \frac{x_n^+}{w_c} \right) - \frac{1}{2} \left[1 + \frac{2 s_i}{w_c^2 q N_c^+} (V_{CB} + V_D) \right] \right]^{-1} \quad (24)$$

式中 w_c 为本征集电区宽度; N_c^+ 为衬底区掺杂浓度. V_{BIC} 可表示为

$$V_{BIC} = - / x_B - x_C / - \frac{0.5 E_{GI}}{q} + (kT/q) \ln [N_c N_B / (n_{ec} n_{eb})] + 0.5 (kT/q) \ln [N_{cB} N_{vC} / (N_{ec} N_{vE})] \quad (25)$$

其中 x_C 为 SiGe HBT 集电区电子亲合势; n_{ec} 为集电区本征载流子浓度; N_{ec} 为集电区导带有效状态密度; N_{vC} 为集电区价带有效状态密度; E_{GI} 是靠集电结侧的基区禁带变窄量.

2.2.3 基区扩展时的电容

当 J_c 进一步增大时, 势垒区在基区一侧的边界向本征集电区方向移动, 直至进入本征集电区, 发生基区扩展. 基区扩展时的集电结势垒电容为^[7]

$$C_{BC} = \frac{w_c - w_{CIB}}{2(V_{CB} + V_D)} \times \left[q n_s - q N_c + \frac{J_c}{D_{nc}} w_{CIB} \left(1 + \frac{n_s}{n_c} - \frac{N_c}{N_{cB}} \right) \right]^{-1} \quad (26)$$

式中 $n_s = J_c / (q v_s)$; D_{nc} 为集电区电子扩散系数; w_{CIB} 为基区扩展的宽度, 由下式表示

$$w_{CIB} = w_c - [2 s_i (V_{CB} + V_D)]^{1/2} \times [(J_c/v_s) - q N_c]^{1/2} \quad (27)$$

2.3 发射极寄生电阻

在异质结晶体管中, 基区为高掺杂. 为了降低发射极电容, 抑制发射极隧道电流, 提高 $B V_{EB0}$, 同时尽可能降低发射极寄生电阻, 发射极的设计一般为两层结构, 表面层为重掺杂的 Si 或 poly-Si. 寄生电阻可表示为

$$R_E = R_{Econ} + R_{Ecap} = A_{BE} r_{Econ} + A_{BE} r_{Ecap} \quad (28)$$

其中 r_{Econ} 为发射极的单位面积接触电阻; r_{Ecap} 为发射区单位面积寄生电阻; A_{BE} 和 A_{BE} 分别为发射区面积和欧姆接触面积. 因而总的发射极电阻为:

$$R_E = (A_{BE} r_{Econ} + A_{BE} r_{Ecap}) + \frac{kT}{q I_E} \quad (29)$$

3 结果与分析

将(7),(13),(15),(23),(26),(29)式与(1)式结合, 对发射结延迟时间进行模拟. 图2中曲线1所示为考虑了势垒区可动载流子影响的模拟结果. 如果忽略势垒区可动载流子对势垒电容的影响, 即只考虑势垒区耗尽层近似的势垒电容, 所模拟的结果如图2中曲线2所示. 其中发射结面积 $A_{BE} = 100 \mu m^2$; 集电结面积 $A_{BC} = 200 \mu m^2$; 发射区高掺杂浓度 $N_E = 5 \times 10^{20} cm^{-3}$ 、宽度 $w_E = 150 nm$; 有源发射区浓度 $N_E = 1 \times 10^{17} cm^{-3}$ 、宽度 $w_E = 100 nm$; 基区掺杂在发射结侧为 $N_{BE} = 1 \times 10^{19} cm^{-3}$, 在集电结侧为 $N_{BC} = 5 \times 10^{16} cm^{-3}$; 集电区掺杂浓度为 $N_c = 1 \times 10^{16} cm^{-3}$, 宽度为 $w_c = 300 nm$. 基区 Ge 组分为梯度分布, 发射结侧 $Y_{we} = 0.1$, 集电结侧为 $Y_{wb} = 0.25$.




图2 发射极延迟时间 τ_e 与集电结电流密度 J_c 的关系 曲线1: 考虑了势垒区可动载流子的影响; 曲线2: 忽略势垒区可动载流子的影响

Fig. 2 Relations of the emitter transit time τ_e with the collector current density J_c . Curve 1: Considering the influences of free carries; Curve 2: Ignoring the influences of free carries

由图2可以看出, 势垒区可动载流子对发射极延迟时间影响很大, 所以不能忽视其作用. 由图2中曲线1可以看出, 在小电流密度下发射极时间常数较大, 这主要是因为发射结电阻 kT/qI_E 高所引起, 而发射极寄生电阻 R_E 一般较小. 但集电极电流密度进一步增大时, 由于发射结电阻 kT/qI_E 迅速减小, 同时又由于集电结势垒电容也随电流密度的增

大而下降,因而发射极延迟时间下降。

图 3 是在器件纵向参数不变的情况下,发射极延迟时间与发射结面积 A_{BE} 和发射极电流密度 J_E 关系的模拟曲线。由图 3 可以看出在集电结面积和电流密度一定的情况下,发射结面积越大则发射极延迟时间越小。这是由于在集电结面积一定时,增大发射结面积虽然会增大发射结电容,却减小了发射极欧姆接触和寄生电阻。同时,当发射极电流一定时,随着发射结面积的增大,集电极电流也随之增大,这将导致集电结势垒宽度展宽,从而引起集电结势垒电容下降。所以,发射极延迟时间下降。




图 3 发射极延迟时间 τ_e 与发射结面积 A_{BE} 和发射极电流密度 J_E 的关系

Fig. 3 Relations of the emitter transit time τ_e with the emitter current density J_E and the area of the emitter junction A_{BE}

根据文献[9]的报道,对于 SiGe HBT 基区宽度为 220nm,基区渡越时间约为 10ps,此时发射极延迟时间对器件的频率特性影响较小。但如文献[10]的报道,在 SiGe HBT 基区宽度为 45nm 时,基区渡越时间为 2.2ps,此时发射极延迟时间对器件的频率特性影响就非常大了。所以建立发射极延迟时间模型非常必要。

4 结论

本文在分析 SiGe HBT 载流子输运的基础上,建立了 SiGe HBT 发射极延迟时间的模型。发射极延迟时间是发射结势垒电容和集电结势垒电容的函数。在正偏情况下,通常采用的耗尽层近似没有考虑

势垒区内构成电流的可动电荷的影响,而其会对发射极延迟时间产生较大的影响。本文在考虑可动电荷对发射结势垒电容和集电结势垒电容影响的基础上,同时考虑了基区扩展效应对集电结势垒电容的影响,建立了物理意义清晰的发射极延迟时间模型,并对其进行了模拟分析,模拟分析结果与文献报道的结果基本相符。

参考文献

- [1] Guo Baozeng. Study of Si/Si_{1-x}Ge_x strained layer heterojunction bipolar transistors (HBT) by simulating AC/DC characteristics. Chinese Journal of Semiconductors, 1998, 19(10): 764 (in Chinese) [郭宝增. Si/Si_{1-x}Ge_x应变层异质结双极晶体管(HBT)交直流动特性的仿真研究. 半导体学报, 1998, 19(10): 764]
- [2] Lee S. A simple method to extract intrinsic and extrinsic base-collector capacitances of bipolar transistors. IEEE Trans Electron Devices, 2004, 51(4): 647
- [3] Iannaccone G, Crupi F, Neri B, et al. On the consistent modeling of band-gap narrowing for accurate device-level simulation of scaled Si Ge HB Ts. IEEE Trans Electron Devices, 2003, 50(5): 1370
- [4] Scott J B. New method to measure emitter resistance of heterojunction bipolar transistors. IEEE Trans Electron Devices, 2003, 50(9): 1970
- [5] Zohar G, Cohen S, Sidovor V, et al. Reduction of base-transit time of InP-GaInAs HB Ts due to electron injection from an energy ramp and base-composition grading. IEEE Trans Electron Devices, 2004, 51(5): 658
- [6] Yuan J S. Modeling Si/Si_{1-x}Ge_x heterojunction bipolar transistors. Solid-State Electron, 1992, 35(7): 921
- [7] Hattendorf M, Scott D, Yang Qinghong, et al. Method to determine intrinsic and extrinsic base-collector capacitance of HB Ts directly from bias-dependent S-parameter data. IEEE Electron Device Lett, 2001, 22(3): 116
- [8] Suzuki K. Emitter and base transit time of polycrystalline silicon emitter contact bipolar transistors. IEEE Trans Electron Devices, 1991, 38(11): 2512
- [9] Rosenfeld D, Alterovitz S A. The effect of strain on the base resistance and transit time of ungraded and compositional-graded SiGe HB Ts. Solid-State Electron, 1994, 37(1): 119
- [10] Patton G L, Comfort J H, Meyerson B S, et al. 75-GHz f_T SiGe-base heterojunction bipolar transistors. IEEE Electron Device Lett, 1990, 11(4): 171

An Emitter Delay Time Model of an SiGe HBT^{*}

Hu Huiyong, Zhang Heming, Dai Xianying, Zhu Yonggang, Wang Shunxiang,

Wang Wei, Cui Xiaoying, Wang Qing, and Wang Xiyuan

(Microelectronics Institute, Xidian University, Xi'an 710071, China)

Abstract : Based on the analyzing and studying carrier transport of SiGe HBT (heterojunction bipolar transistor), a model of the emitter delay time τ_e , including base extending effect, is established. τ_e is influenced by the emitter junction capacitance C_{BE} and the collector junction capacitance C_{BC} . When SiGe HBT is in the normal forward bias, depleted approximation is not suited and the influence of movable charge should be taken into account. The emitter transit time τ_e of an SiGe HBT model is analyzed and simulated. The influences of the current density and the area of the emitter junction to τ_e of SiGe HBT are also analyzed.

Key words : SiGe HBT; barrier capacitance; emitter delay time

PACC: 8160C; 9240C; 6185

Article ID : 0253-4177(2005)07-1384-06

* Project supported by the Preresearch Foundation of National Ministries and Commissions(Nos. 41308060108, 51408010301DZ0131)

Hu Huiyong male, was born in 1974. He is engaged in the research on novel semiconductor materials, devices, and circuits.

Received 27 September 2004, revised manuscript received 28 November 2004

©2005 Chinese Institute of Electronics