

采用混合模式晶体管(BM HMT)构成 低温 BiCMOS 集成电路*

李树荣 郭维廉 郑云光

(天津大学信息工程学院 天津 300072)

刘理天 李志坚

(清华大学微电子学研究所 北京 100084)

摘要 本文介绍采用与 CMOS 工艺完全兼容的双极/MOS 混合模式晶体管(BM HMT)构成新型的低温 BiCMOS 集成电路。理论分析表明该电路与 CMOS 相比,在电压摆幅相同,静态功耗相近的条件下,具有更大的驱动能力,尤其在较低的工作电压下,其特点更加突出。我们用统一的标准和相同芯片面积设计了 39 级带负载的 BiCMOS 和 CMOS 环形振荡器。实验样品经室温和低温平均门延迟时间测试,表明在相同工作电压下 BiCMOS 优于 CMOS。若两种电路都采用 SOI 结构,预计 BiCMOS 可以获得更好的结果。

EEACC: 2570, 2570D, 2560J

1 引言

八十年代以来 CMOS 已成为发展 VLSI 所采用的主要技术。人们为了进一步提高集成电路速度和减少功耗,利用 MOSFET 低温下沟道载流子迁移率增加导致速度提高等特性^[1]研制了液氮温度工作的 CMOS 集成电路即低温 CMOS 集成电路。人们也注意到影响 VLSI 速度提高的另一个因素,即随着集成度的提高,电路中的引线加长负载增多,而 MOSFET 比双极晶体管跨导小,因此驱动能力差成为影响速度的重要因素,所以人们试图象发展室温 BiCMOS 那样,用双极晶体管和 CMOS 结合构成低温 BiCMOS 集成电路,以进一步提高电路的速度,克服传统 BiCMOS 电路不适于在低温低电压工作等缺点^[2,3]。普通结构的双极晶体管具有正的温度系数,电流增益随温度下降而减少,在液氮温度下已无法正常工作。为了解决这个问题我们先后试制了三区低掺杂浓度晶体管^[4]、异质结晶体管和 BM HMT,最后采用 BM HMT 构成了低温 BiCMOS 集成电路。

* 国家自然科学基金资助项目

李树荣 男, 1946 年出生, 副教授, 目前从事半导体物理与器件科研和教学工作

郭维廉 男, 1930 年出生, 教授, 目前从事半导体物理与器件科研和教学工作

郑云光 男, 1935 年出生, 教授, 目前从事半导体物理与器件科研和教学工作

1998-02-09 收到, 1998-03-27 定稿

BMHMT 与 CMOS 工艺完全相容, 不需要增加任何工艺, 电流增益具有负的温度系数, 可以作为三端器件亦可作为四端器件. 但在大电流下跨导比普通双极晶体管小. 为此我们设计了具有新结构的低温 BiCMOS 集成电路

2 BMHMT 工作原理

BMHMT 的结构如图 1 所示, 它可以用与 CMOS 完全相同的工艺制作, 在同一 CMOS 芯片上利用一个单独的 P 阱来实现, 除了从 P 阱中引出一个基极以外和 NMOSFET 基本




图 1 BMHMT 结构

相同, 发射极(E)和收集极(C)对应MOSFET的源(S)和漏(D). 它本身为四端器件, 与普通晶体管不同之处需要增加一个额外电压 V_{CB} , 若把栅极(G)与基极(B)内部连在一起构成三端器件, 由于 SiO_2/Si 界面处存在的正电荷和多晶硅栅与衬底之间的功函数差使表面保持一定电势导致硅表面处于耗尽状态. 当发射结正偏, 栅电压小于 V_T 时, 靠近栅极表面的发射结受表面电场的作用, 电子注入势垒降低, 所以由发射区向基区正向注入电流大部分集中于此处. 考虑在低温时发射极重掺杂引起禁带变窄对基极电流 I_B 的影响, BMHMT 收集极和基极电流电压方程可由下列式子表示

$$I_C = I_{C0} \exp[-q(\Phi_{Bi} - V_{BE} - \Phi_c)/kT] \quad (1)$$

$$I_B = I_{B0} \exp[-q(\Phi_{Bi} - V_{BE} - \Phi_c)/kT] \quad (2)$$

式中 Φ_{Bi} 为 E-B 结的自建电势; Φ_c 为表面能带弯曲引起的表面电势; V_{BE} 为发射结正向电压; I_{C0} , I_{B0} 为反向饱和电流

$$\Phi_c = \Phi_s/C_{OX} - V_{FB} + V_{CB} \quad (3)$$

式中 Φ_s/C_{OX} 为二氧化硅上的电压降; V_{FB} 为平带电压; V_{CB} 为栅对基极的电压

$$h_{FE} = I_C/I_B = (I_{C0}/I_{B0}) \exp[q(\Phi_c - \Delta E_g/q)/kT] \quad (4)$$

从方程(4)可以看出当 $\Phi_c > \Delta E_g/q$ 时, h_{FE} 具有负的温度系数, 这表明 BMHMT 与普通双极晶体管不同, 适合低温度环境工作

当发射结正偏栅极电压 V_{GS} 大于或等于阈值电压 V_T 时, 该器件的简单工作原理^[5]可作如下说明, 收集极电流有三部分组成 (1) 表面沟道漂移电流, 电流大小和栅压的关系与 MOSFET 相似, 但是也有区别, 其阈值电压因 E-B 结(相当于 MOSFET 的源-衬底结)正偏而有所降低, 因此在加相同栅压的情况下, 具有比 MOSFET 更大的电流. 我们称这部分为 MOSFET 电流成分. (2) 在栅下面耗尽层中有发射结注入的电子形成的横向扩散电流. 靠近栅极表面的发射结受表面电场的作用, 电子注入势垒降低, 所以由发射区向基区正向注入电流大部分集中于此处. 部分扩散电流到达收集区耗尽层前, 由于受表面电场的作用, 合并到

反型沟道中去,使电子的有效扩散距离缩短,这有利于器件速度的提高 (3)耗尽层以外由发射区向收集区的基区扩散电流 (2)和(3)两部分电流与 V_{BE} 的关系和双极晶体管相同,所以称为双极电流成分.受表面电场的作用基区耗尽层中空穴耗尽,基本没有空穴向发射区注入,基极电流主要由耗尽层以外的中性基区向发射区注入的空穴组成

文献[6]报道了用PISCES(II)对器件进行模拟,结果表明四端BMHMT 电流驱动能力大于单一MOSFET,也大于单一横向双极晶体管以及它们二者之和

文献[7]报道了用于电路模拟的BMHMT 模型,粗略地把它看成为MOSFET 和横向双极晶体管的并联,在处理单个器件模型参数时作适当修正

BMHMT 的 I_C 与横向双极晶体管的 I_C 以及MOSFET 的 I_D 之间的关系为:

$$I_C = I_C(\text{双极晶体管}) + I_D(\text{MOSFET}) \tag{5}$$

BMHMT 中的横向双极晶体管与普通横向双极晶体管一样,由于有效基区横截面积小和基区掺杂浓度低,使得晶体管过早出现大注入效应.虽然在室温下BMHMT 电流增益可达 1000 以上,低温时甚至达到 10^5 ,但其膝点电流却只有几十微安到几百微安.作为三端器件应用时栅极与基极连接,由于发射结正偏,栅极电压 V_{GS} 被箝位,MOSFET 电流成分受到限制,在大信号工作时BMHMT 比MOSFET 驱动电流大的特点发挥不出来.如果作为四端器件应用,基极和栅极分别加电流和电压信号,对沟道下面耗尽层中的横向扩散电流和沟道中的漂移电流分别进行控制,这样既可避免大注入效应,又可使BMHMT 的输出电流增加

硅衬底CMOS 工艺制作的BMHMT 结构中,由发射极、P 阱和衬底构成的寄生纵向晶体管,室温下不仅使器件功耗增加而且易出现门锁效应.故室温混合模式晶体管最好采用SOI 结构或用反向P 阱以消除或减少纵向晶体管的影响.在低温下纵向晶体管 h_{FE} 将退化,可不必采用上述措施

3 混合模式低温BiCMOS 倒相器和环振电路设计

普通BiCMOS 倒相器由两个NPN 晶体管和四个MOSFET 构成,如图2所示.当输入高电平时,M2、M3 导通,M1、M4 关断,由M2 把输出端存储电荷传输给Q2 的基极使Q2 导通,由于Q2 的跨导比M2 大得多,所以输出电平迅速由高电平下降至低电平,M2 和Q2 在本电路中起到一个射极跟随器的作用.当输入端由高电平转变成低电平时,M1、M4 和Q1 导通,M2、M3 和Q2 关断,M1 和Q1 组成射极跟随器,给输出负载电容迅速充电,使之由低电平转变成高电平.总之通过CMOS 倒相器输出端接双极晶体管组成射极跟随器用以增加驱动能力.整个电路静态功耗为零,电压摆幅从 $V_{DD} - V_{BE}$ 到 $V_{SS} - V_{BE}$,与CMOS 电路相比基本相同,仅电压摆幅减少两个PN 结正向电压.由于电路中Q1 和Q2 是一般双极晶体管,其电流增益温度系数为正,所以低温特性不好.若用三端混合模式晶体管代替该电路中双极晶体管,由于电路在大信号工作状态下工作,发挥不出其电流驱动能力大的特点,若用四端混合模




图2 普通BiCMOS 倒相器

式晶体管代替该电路中双极晶体管,通过改变部分电路形式可以使Q2 具有较大的电流驱动能力,而Q1 导通时发射极电位是 $V_{DD}-V_{BE}$,而为BMHMT 栅极提供的相对衬底电压是 V_{BE} ,其沟道电流受到限制 另外普通BiCMOS 在低电源电压下工作时开关速度退化^[2],所以该电路结构不适合用BMHMT 构成BiCMOS,我们没有采用此种结构

文献[8]介绍由SOI结构混合模式晶体管构成的互补型倒相器,有PNP 和NPN 两种极性混合模式晶体管构成 两个收集极连在一起作为输出端,所有栅极和基极连在一起作为输出端,NPN 型器件发射极接地,PNP 型器件发射极接电源,它的输出电压摆幅与CMOS 相同 实验样品经测试证明,该电路与CMOS 相比增加了电流驱动能力和开关速度,但它的输出端之一基极即使在静态也有导通电流,所以其静态功耗不为零 在高电压工作时由于基极电流过大而功耗增加,所以工作电压限制在1V 左右,电源电压与CMOS 不相容




图3 低温BiCMOS 倒相器

通过分析比较以上两种电路结构的优缺点,在此基础上设计了一种新的BMHMT 构成的低温BiCMOS 倒相器如图3 所示 BMHMT 作为四端器件使用,栅极电压由CMOS 电路提供,基极电流由负载通过一个NMOSFET 传输供给 在静态工作时不存在电流通路所以其静态功耗为零,工作电压与CMOS 相容 由于BMHMT 与普通晶体管不同,它有两个输入端,在没有基极注入电流时通过栅极电压亦可产生沟道电流使器件处于导通状态,因此输出电压摆幅与CMOS 相同,而驱动电流比CMOS 大 由于该电路需要两种极性混合模式晶体管,必须采用双阱CMOS 工艺或SOI 结构CMOS 工艺才能实现,目前我们只有P 阱CMOS 工艺,为了验证电路结构的合理性,设计了三管BiCMOS 倒相器电路,如图4 所示 还设计了由39 级三管BiCMOS 倒相器构成的环形振荡器,每个倒相器有一个作为负载用的MOS 电容,该电容为3pF. 为了与CMOS 电路进行特性比较,同时设计了39 级带相同负载的CMOS 环形振荡器 两种环形振荡器中的倒相器P 沟MOSFET 是完全相同的 由于BiCMOS 倒相器中多一个传输NMOSFET,且每个混合模式晶体管要求有一个单独的P 阱,因此与CMOS 倒相器相比面积有所增加 为了不增加总面积,我们把混合模式晶体管的宽长比设计为CMOS 倒相器中NMOSFET 宽长比的一半 整个电路采用2 μ m 设计规则,晶体管宽长比如表1 所示

幅与CMOS 相同,而驱动电流比CMOS 大 由于该电路需要两种极性混合模式晶体管,必须采用双阱CMOS 工艺或SOI 结构CMOS 工艺才能实现,目前我们只有P 阱CMOS 工艺,为了验证电路结构的合理性,设计了三管BiCMOS 倒相器电路,如图4 所示 还设计了由39 级三管BiCMOS 倒相器构成的环形振荡器,每个倒相器有一个作为负载用的MOS 电容,该电容为3pF. 为了与CMOS 电路进行特性比较,同时设计了39 级带相同负载的CMOS 环形振荡器 两种环形振荡器中的倒相器P 沟MOSFET 是完全相同的 由于BiCMOS 倒相器中多一个传输NMOSFET,且每个混合模式晶体管要求有一个单独的P 阱,因此与CMOS 倒相器相比面积有所增加 为了不增加总面积,我们把混合模式晶体管的宽长比设计为CMOS 倒相器中NMOSFET 宽长比的一半 整个电路采用2 μ m 设计规则,晶体管宽长比如表1 所示




图4 低温三管BiCMOS 倒相器

表1 晶体管宽长比

	P 沟MOSFET	N 沟MOSFET	传输MOSFET
BiCMOS	190/2	64/2	22/2
CMOS	190/2	102/2	

4 结果与分析

用 100 晶向电阻率为 $3 \sim 4 \Omega \cdot \text{cm}$ 的 N 型硅片作为衬底, 采用硅栅 CMOS 工艺制作样品, P 阱注入剂量为 $2 \times 10^{13} / \text{cm}^2$, 结深为 $6 \mu\text{m}$, 栅氧化膜厚度为 25nm , 源漏结深为 $0.2 \mu\text{m}$. 经流片制得电路. 测试样管阈值电压得到 N 沟 MOSFET 为 0.7V , P 沟 MOSFET 为 0.65V . 电路经室温测试后将 BiCMOS 环振和与之对比的 CMOS 环振封装在同一金属管壳里, 直接放进液氮中, 等温度平衡后对电路进行测试. 在不同温度和不同工作电压下两种电路测得的平均门延迟时间由表 2 和表 3 给出

表 2 77K 不同工作电压下电路的平均延迟时间

	1.5V	2.0V	2.5V	3.0V	3.5V	4.0V
3 [#] CMOS 门延时/ns	34	4.4	2.4	1.85	1.67	1.56
3 [#] BiCMOS 门延时/ns	16.8	3.8	2.1	1.79	1.56	1.49
CMOS 平均门延时/ns	28.3	4.17	2.31	1.82	1.62	1.52
BiCMOS 平均门延时/ns	19.4	3.7	2.15	1.78	1.58	1.51

表 3 300K 不同工作电压下电路的平均延迟时间

	1.5V	2.0V	2.5V	3.0V	3.5V	4.0V
3 [#] CMOS 门延时/ns	17.3	7.5	4.2	3.3	2.9	
3 [#] BiCMOS 门延时/ns	12	5.9	3.8	3.1		
CMOS 平均门延时/ns	16.4	7.1	3.9	3.2	2.73	2.3
BiCMOS 平均门延时/ns	12	5.9	3.83	3.15		

从测量数据可以看出在同一工作电压下, BiCMOS 平均门延时间普遍比 CMOS 小, 即 BiCMOS 速度普遍比 CMOS 高. 另外还可以看出随着电压提高两种结构电路速度越来越接近, 这是由于在低电压下混合模式晶体管输出电流以横向双极晶体管电流成分为主, BMHT 输出电流比 MOSFET 大的多. 随着工作电压的增加, 横向双极晶体管出现大注入效应, 双极晶体管电流成分受到限制, 而 MOSFET 电流迅速增加, 混合模式晶体管沟道宽长比, 比 CMOS 中 N 沟 MOSFET 小一半, 所以出现两种结构电路随工作电压的增加其速度越来越接近. 如果采用双阱 CMOS 工艺构成互补结构的 BiCMOS 电路, 不仅使倒相器由高电平至低电平的速率得到提高而且由低电平到高电平的速率也得到提高, 尽量提高混合模式晶体管沟道宽长比, 预计得到更快的 BiCMOS 电路. 若采用 SOI 结构混合晶体管构成 BiCMOS 电路, 由于其基极自然隔离, 相同沟道宽长比的混合模式晶体管和 MOSFET 占用几乎相同面积, 该结构的 BiCMOS 电路比 CMOS 电路具有更大的驱动能力, 必将获得更高的速度.

5 结论

我们首先对混合模式晶体管的特性进行了初步分析, 根据其特点和我们现在所具有的条件设计了由混合模式晶体管构成的带有电容负载的 BiCMOS 倒相器和环形振荡器. 为了与 CMOS 电路进行比较同时按照相同设计规则在相同面积上设计了带有相同电容负载的 CMOS 环形振荡器. 经过在室温和液氮温度下测试比较, BiCMOS 电路速度比 CMOS 电路高, 尤其在低工作电压下其特点更加明显.

参 考 文 献

- [1] F. H. Gaensslen and R. G. Jaeger, "Forenord", IEEE Trans Electron Devices, 1987, **34**(1): 1~ 2
- [2] J. C. S. Woo and J. D. Plummer, IEEE Trans Electron Devices, 1988, **35**(8): 1311~ 1321.
- [3] H. Momose, Y. Unno and T. Maeda, IEEE TRans Electron Devices, 1991, **38**(3): 566~ 572
- [4] 郑云光, 郭维廉, 李树荣, 电子学报, 1994, **15**(11): 782~ 789.
- [5] S. V. Vandebroek, S. S. Wong, J. C. S. Woo *et al.*, IEEE Trans Electron Devices, 1991, **38**(11): 2487~ 2496
- [6] 陈萍, 等, 电子学报, 1995, **23**(11): 11.
- [7] Zhixin Yan, M. Jamal deen and Duljit S M alhi, IEEE Trans Electron Devices, 1997, **44**(1): 118~ 127.
- [8] J. P. Colinge, IEEE Trans Electron Devices, 1987, **34**(11): 2487~ 2496

Low Temperature BiCMOS Composed of Bipolar/MOS Hybrid Mode Transistor (BMHMT)

Li Shurong, Guo Weilian, Zheng Yunguang,

(*Department of Electronic Engineering, Tianjin University, Tianjin 300072*)

Liu Litian, Li Zhijian

(*Institute of Microelectronics, Tsinghua University, Beijing 100084*)

Received 9 February 1998, revised manuscript received 27 March 1998

Abstract In this paper, a new BiCMOS is composed of the bipolar/MOS (BMHMT) compatible with CMOS technology. Theoretical analysis indicates that BiCMOS is identical in voltage swing and is closed in power consumption as compared with CMOS, but has larger current driving capability in lower supply voltage. The BiCMOS is suitable to use in low temperature and lower supply voltage. BiCMOS of BMHMT and CMOS ring oscillators with 39-stage inverters were fabricated on same wafer. The propagation delay time of BiCMOS in room and liquid nitrogen temperature is smaller than CMOS. It is expected that the performance of BiCMOS can be improved significantly than CMOS in the SOI technology.

EEACC: 2570, 2570D, 2560J