

固体 $C_{60}/p\text{-GaAs}$ 异质结的整流特性和界面电子态*

陈开茅 陈莹 张亚雄 金泗轩 吴克 李传义

(北京大学物理系 北京 100871)

顾镇南 周锡煌 刘鸿飞

(北京大学化学系 北京 100871) (北京有色金属研究总院 北京 100088)

摘要 我们将 C_{60} 膜淀积在 $p\text{-GaAs}$ 100 Ω 衬底上, 做成了固体 $C_{60}/p\text{-GaAs}$ 异质结并对其电学性质做了研究. 异质结的理想因子接近于 1, 在偏压为 $\pm 1V$ 时, 其整流比大于 10^6 倍. 在正向偏压固定的情况下, 结电流的对数与温度倒数成线性函数关系, 从关系中求出异质结有效势垒高度为 $0.63eV$. 用深能级瞬态谱 (DLTS) 技术在 $C_{60}/p\text{-GaAs}$ 界面上观测到一个空穴陷阱, 其能级为 $GaAs$ 价带之上 $0.45eV$, 密度为 $2.4 \times 10^{11}/cm^2$. 这样少的界面态存在于 $C_{60}/p\text{-GaAs}$ 界面上可能意味着 C_{60} 膜对 $GaAs$ 表面有较好的钝化作用.

PACC: 7340L, 7320, 7155

1 引言

固体 C_{60} 和 C_{70} 是碳元素除石墨, 金刚石之外的第三种同素异构体. 在 C_{60} 晶体中 C_{60} 分子是靠范德瓦尔斯 (Van Der Waals) 力的作用按面心立方排列的, 晶格常数为 $1.42nm$ ^[1]. 这样的晶格和传统的硅和 $GaAs$ 等重要半导体的晶格是严重失配的^[2]. 但是有证据表明固体 C_{60} 与硅或 $GaAs$ 半导体之间的界面电子态密度是不高的^[3-5]. 这意味着 C_{60} 与硅或 $GaAs$ 之间存在着非同寻常的相互作用. 新近的研究证实固体 C_{60} 和硅或 $GaAs$ 衬底之间存在着成键和电荷转移过程^[6,7], 并且发现固体 C_{60}/Si 固体 C_{70}/Si 和固体 $C_{60}/n\text{-GaAs}$ 均是整流异质结^[3-5,8-13]. 但是关于固体 $C_{60}/p\text{-GaAs}$ 接触的电学性质尚未见报道.

本文报道固体 $C_{60}/p\text{-GaAs}$ 的电学特性. 文中首先测量分析了 $C_{60}/p\text{-GaAs}$ 异质结的伏安特性, 电流-温度关系, 求出异质结的有效势垒高度, 分析了电流传输机制. 接着用稳态高频 $C-V$ 测量在 $C_{60}/p\text{-GaAs}$ 界面附近观测到慢电子态的存在, 以及用 DLTS 在 $C_{60}/p\text{-GaAs}$

* 国家教委优秀青年教师基金和国家自然科学基金资助项目 (批准号: 19574007)
1997-07-08 收到, 1997-10-27 定稿

界面观测到一个空穴陷阱

2 实验和结果

2.1 样品制备

本文所用样品的衬底为 100 晶向, 掺锌 (Zn) 浓度 $2 \sim 3 \times 10^{15}/\text{cm}^3$, 气相外延 (VPE) GaAs 单晶片. 在衬底背面做好欧姆接触以后, 将其正面用 $\text{NH}_4\text{OH}:\text{H}_2\text{O}_2:\text{H}_2\text{O}$ 按体积比为 2%:6%:92% 的腐蚀液去层 10nm. 然后用去离子水冲洗干净和用高纯 N_2 气吹干并马上将样品送进超高真空 (UHV) 室等待 C_{60} 淀积. C_{60} 粉末是用通常的交流电弧法生产的和重复使用液相色谱法提纯的. 在 BALZERSUM S-500UHV 系统中将纯度为 99.9% 的 C_{60} 粉末热升华到 p-GaAs 底片上, 真空室的真空度为 $1.33 \times 10^{-7}\text{Pa}$, GaAs 衬底温度固定为 200, C_{60} 淀积速率为 $1\text{nm}/\text{min}$, 用石英晶体振荡器适时监测 C_{60} 膜的厚度. X 射线衍射测量表明得到的 C_{60} 膜是具有面心立方结构的多晶膜. 最后在同一超高真空系统中, 将铝 (Al) 蒸发到 C_{60} 膜上以形成面积为 $5.03 \times 10^{-3}\text{cm}^2$ 的电极, 此时样品的温度为 100. 用表面台阶仪测得 C_{60} 膜的最终厚度为 200nm.

2.2 固体 C₆₀/p-GaAs 电流-电压 (J-V) 和电流-温度关系

电流-电压和电流-温度测量是用 HP34401A 多用表测量的. 将 $\text{C}_{60}/\text{p-GaAs}$ 异质结和 $1\text{k}\Omega$ 电阻串联, 由电阻上的电压降测量结电流. 将热电偶固定在样品底座上, 用它监测样品温度.

图 1 示出在 300K 时 $\text{C}_{60}/\text{p-GaAs}$ 异质结的一典型 J-V 曲线 (电流密度的对数对偏压).

当在铝电极相对于 GaAs 衬底加负电压时, 结处于正向导通状态, 而加正电压时, 只有非常小的反向漏电流, 表明固体 $\text{C}_{60}/\text{p-GaAs}$ 具有强整流作用. 如图 1 所示, 在偏压为 $\pm 1\text{V}$ 时, 其整流比大于 10^6 倍. 当正向电压处于 $-0.2 \sim -0.4\text{V}$ 之间时, $\log J-V$ 曲线接近于直线, 而对于更大的正向电压, 曲线呈现弯曲, 这种现象可解释为串联电阻效应. 我们用公式:

$$J = J_0 \{ \exp [q (|V| - A_e J R_s) / nkT] - 1 \} \quad (1)$$

分析正向导通时的 J-V 数据. 其中 J 是电流密度; V 是样品两端的电压降; A_e 是 Al 电极面积; R_s 是样品内部的串联电阻; q 是电子电荷; n 是理想因子; k 是玻尔兹曼常数; T 是绝对温度. 在 $q (|V| - A_e J R_s) > 3nkT$ 时, (1) 式的一级微商近似为

$$dV/dJ = A_e R_s + nkT/qJ \quad (2)$$

在固定温度的条件下, 利用 (2) 式可以确定 R_s 和 n 值. 例如在 300K 时, 我们得到图 1 所用样品的 $R_s = 2.1 \times 10^4 \Omega$, $n = 1.31$. 这样大的串联电阻主要是非掺杂的固体 C_{60} 膜引起的.

图 2 示出在 280~320K 温度范围内, 在固定正向偏压于 -0.40V ($A_e J R_s \ll 0.40\text{V}$) 时, $\ln J$ 对 $1/T$ 是一条直线. 按照最小二乘法拟合以后, 我们发现 (1) 式中的 J_0 是 $1/T$ 的指数




图 1 固体 $\text{C}_{60}/\text{p-GaAs}$ 异质结伏安特性




图 2 固体 C₆₀/p-GaAs 电流-温度倒数关系

函数, 即

$$J_0 = J_{00} \exp(-q\phi_{\text{eff}}/kT) \tag{3}$$

对于图 1 所用样品, $J_{00} = 4.0 \times 10^2 \text{ A/cm}^2$ 以及 $q\phi_{\text{eff}} = 0.631 \text{ eV}$. $q\phi_{\text{eff}}$ 表示零偏置下, C₆₀/p-GaAs 异质结的有效势垒高度, 在一般情况下, 它与固体 C₆₀ 和 GaAs 的能带结构, 以及与 C₆₀ 和 GaAs 的费米能级位置, 以及与 C₆₀/GaAs 界面态等都有关

2.3 Al/C₆₀/p-GaAs 电容-电压特性

利用 Al/C₆₀/p-GaAs 结构的高频电容-电压 (C-V) 曲线可以求出 GaAs 表面势垒高度以及从 GaAs 表面层转移到 C₆₀ 或别处的电荷. 我们用频率为 1MHz 的高频电容仪 (Model 410 C-V Plotter) 测量

的 Al/C₆₀/p-GaAs 在反向偏置时的 C-V 曲线示于图 3. 这种电容应该是 C₆₀ 的耗尽层电容 C_{C₆₀} 和 GaAs 的耗尽层电容 C_s 的串联结果, 即

$$1/C = 1/C_{C_{60}} + 1/C_s \tag{4}$$

非掺杂的固体 C₆₀ 是弱 n 型半导体^[14], 又因为它的膜层很薄 (200nm), 在异质结自建势的驱动下, 它是完全耗尽的^[8,9], 因此 C_{C₆₀} 是可知的常量. 利用 MIS 结构的理论^[15] 和图 3 的测量结果算出 GaAs 的表面势 $\psi_s = 0.429 \text{ V}$, 以及其表面耗尽层电荷 $Q_s = -1.1 \times 10^{11} / \text{cm}^2$.

2.4 C₆₀/p-GaAs 界面的快电子态和慢电子态

如图 3 所示, C₆₀/p-GaAs 在反向偏置范围内的正扫描和回扫描的高频 C-V 曲线是不重合的, 回扫曲线在正扫曲线的上方. 这说明在固体 C₆₀/p-GaAs 界面附近存在着慢界面态. 经过进一步测量和分析确定慢态的密度约为 $3.4 \times 10^{11} / \text{cm}^2$.

固体 C₆₀/p-GaAs 界面态是用深能级瞬态谱 (DLTS) 技术测量的. 图 4 的上图示出在反向偏压 $V_R = 5 \text{ V}$, 电压脉冲高度 $V_p = -5 \text{ V}$, 脉冲宽度 $t_p = 1 \text{ ms}$, 以及取样时间 $t_1 = 1 \text{ ms}$, $t_2 = 10 \text{ ms}$ 等条件下, C₆₀/p-GaAs 的 DLTS 谱. 为了便于比较, 也将制在同一 p-GaAs 衬底上并且紧挨着被测 C₆₀/p-GaAs 样品的 Al/p-GaAs 肖特基二极管 (控制样品) 在同一条件下的 DLTS 谱示于图 4 的下图. 由图可见, 在控制样品的谱线中有两个 DLTS 峰, 它们的峰位分别处于 210K 和 310K 附近. 两峰对应的空穴陷阱. 分别用 H₁ 和 H₂ 表示. 它们的实测空穴表观激活能分别为 0.39 和 0.52eV. 一般情况下, 处于金属/半导体界面的陷阱不易用电容瞬态或电压瞬态 DLTS 探测, 因此这两个陷阱是 p-GaAs 体内缺陷.

在 C₆₀/p-GaAs 样品的谱线中明显存在两个 DLTS 峰, 其峰位分别在 210K 和 350K 附近, 与之相应的空穴陷阱的表观激活能分别为 0.37 和 0.45eV. 前者的表观激活能和 H₁ 的相近, 能量差完全落在 DLTS 测量误差范围内, 可以确定它就是 H₁ 陷阱. 至于后者, 它和 H₂ 的性质相差甚远, 必须把它视为不同于 H₂ 的缺陷并用 H₃ 表示之. 可以肯定 H₃ 不是 p-




图 3 Al/C₆₀/p-GaAs 结构的高频 C-V 曲线

GaAs 衬底的体内缺陷, 而只能是固体 C₆₀ 的体内或 C₆₀/p-GaAs 界面的缺陷

根据如下理由, 我们可以进一步确定这一空穴陷阱就是在 C₆₀/p-GaAs 界面上, 而不是在 C₆₀ 层中. 生长在 GaAs 衬底上的 C₆₀ 膜是非掺杂的, 电阻率高达 $4 \times 10^6 \Omega \cdot \text{cm}$ 的弱 n 型半导体, 在它的电中性区中, 费米能级接近于固体 C₆₀ 的禁带中央. 在这样的半导体中, 只有处于禁带中央附近的, 具有很大电子俘获截面的深能级才能在上述偏置条件下为 DLTS 技术所探测. 然而 H₃ 的能级远离禁带中央, 载流子俘获截面也很小, 仅为 $9.7 \times 10^{-19} \text{cm}^2$, 因此它不可能是固体 C₆₀ 中的深能级, 而只可能是 C₆₀/p-GaAs 界面上的空穴陷阱. 根据这一结论, 可以进一步由 H₃ 的 DLTS 峰高度以及 Al/C₆₀/p-GaAs 高频 C-V 测量与分析确定 H₃ 的密度为 $2.4 \times 10^{11}/\text{cm}^2$.




图 4 固体 C₆₀/p-GaAs 界面态 DLTS 谱, 下图是 Al/p-GaAs 肖特基二极管 DLTS 谱, 偏置: V_R = 5V, V_p = -5V, t_p = 1ms, 率窗 $\tau = 3.91 \text{ms}$

3 讨论

文献[8~ 10]发现固体 C₆₀/Si 是强整流异质结, 在偏压为 $\pm 2\text{V}$ 时, 整流比大于 10^4 倍. 最近的工作^[4,5]发现固体 C₆₀/n-GaAs 是更好更强整流的异质结, 在较小偏压, 即 $\pm 1\text{V}$ 时, 整流比高达 10^6 倍. 本文发现固体 C₆₀/p-GaAs 也是比 C₆₀/Si 远为好的异质结, 这就表明 C₆₀ 能和 GaAs 构成较好的异质结, 而不管 GaAs 是 n 型的还是 p 型的.

固体 C₆₀/GaAs 异质结的电流传输过程是很复杂的, 这里只能对它作简单的分析. 如图 2 所示, 当正向偏压固定时, C₆₀/GaAs 电流是温度倒数的指数函数. 这种关系不仅表明在固体 C₆₀/p-GaAs 界面附近有势垒存在, 以及正是这种势垒造成图 1 所示的强整流作用, 而且还意味着载流子扩散和飞越势垒的热发射过程是异质结电流的主要传输机制.

本文的 Al/C₆₀/p-GaAs 的高频 C-V 测量结果表明在与 C₆₀ 接触的 p-GaAs 表面层中确实存在着势垒, 而且它是 C₆₀/p-GaAs 接触势垒的主要部分. 然而 Ohno 等人^[7]指出他们的 X 射线光电子谱 (XPS) 研究中, 未曾观测到在与 C₆₀ 接触的 p-GaAs 表面上有任何势垒存在. 关于造成这种不一致的原因, 目前尚不清楚, 是个有待于作更进一步研究的问题.

本文在 C₆₀/p-GaAs 界面上观测到一个能级为 GaAs 价带之上 0.45eV 的缺陷, 其密度

为 $2.4 \times 10^{11}/\text{cm}^2$ 。拿这样的界面缺陷和密度高达 $10^{13} \sim 10^{14}/\text{cm}^2$ 的 GaAs/绝缘体(如 Si_3N_4 或 GaAs 氧化物等)的界面态^[16~18]相比, $\text{C}_{60}/\text{p-GaAs}$ 的界面态是少得多, 这可能表明固体 C_{60} 膜对 GaAs 表面有比较好的钝化作用。然而当考虑界面态对接触势垒的影响时, $\text{C}_{60}/\text{p-GaAs}$ 的界面态又是相当高的, 它可能对接触势垒的形成有重要的影响。

4 结 论

我们发现固体 $\text{C}_{60}/\text{p-GaAs}$ 是强整流异质结, 在偏压 $\pm 1\text{V}$ 时, 整流比大于 10^6 倍。当正向偏压固定时, 结电流是温度倒数的指数函数, 这说明在电流的输运机制中, 载流子扩散和飞越势垒的热发射起着主导作用。我们在 $\text{C}_{60}/\text{p-GaAs}$ 界面处观测到一个能级为 GaAs 价带之上 0.45eV 和密度为 $2.4 \times 10^{11}/\text{cm}^2$ 的缺陷。这一缺陷对接触势垒的形成会有重要的影响。

致谢 在工作中, 电子工业部第十三研究所关兴国等同志为我们制作了样品, 我们对此表示衷心感谢。

参 考 文 献

- [1] R. J. Wilson, G. Meijer, D. S. Bethune *et al.*, *Nature*, 1990, **348**: 621; J. L. Wragg, J. E. Chamberlain, H. W. White *et al.*, *Nature*, 1990, **348**: 623.
- [2] S. M. Sze, *Physics of Semiconductor Devices* (New York: Wiley), 1981, 848.
- [3] Y. X. Zhang, K. M. Chen, G. G. Qin *et al.*, *J. Phys. Condens. Matter*, 1996, **8**: L691.
- [4] K. M. Chen, Y. X. Zhang, G. G. Qin *et al.*, *Appl. Phys. Lett.*, 1996, **69**: 3557.
- [5] K. M. Chen, Y. X. Zhang, G. G. Qin *et al.*, *半导体学报*, 1997, **18**: 75.
- [6] X. D. Wang, T. Hashizume, H. Shinohara *et al.*, *Phys. Rev. B*, 1993, **47**: 15923.
- [7] T. R. Ohno, Y. Chen, S. E. Harvey *et al.*, *Phys. Rev. B*, 1991, **44**: 13747.
- [8] K. M. Chen, S. X. Jin, Y. Q. Jia *et al.*, *半导体学报*, 1994, **15**: 716.
- [9] K. M. Chen, Y. Q. Jia, S. X. Jin *et al.*, *J. Phys. Condens. Matter*, 1994, **6**: L367.
- [10] K. M. Chen, Y. Q. Jia, S. X. Jin *et al.*, *J. Phys. Condens. Matter*, 1995, **7**: L201.
- [11] K. M. Chen, K. Wu, Y. Chen, S. X. Jin *et al.*, *Appl. Phys. Lett.*, 1995, **67**: 1683.
- [12] K. M. Chen, Y. Q. Jia, S. X. Jin *et al.*, *半导体学报*, 1995, **16**: 804.
- [13] K. M. Chen, Y. Q. Jia, S. X. Jin *et al.*, *Acta Physica Sinica*, 1996, **45**: 273.
- [14] H. Yonehara and C. Pac, *Appl. Phys. Lett.*, 1992, **61**: 575.
- [15] S. M. Sze, *Physics of Semiconductor Devices* (New York: Wiley), 1981, 366~369.
- [16] F. I. Hsieh, K. N. Bhat, S. K. Ghandhi *et al.*, *J. Appl. Phys.*, 1985, **57**: 4657.
- [17] F. L. Schuemeyer and H. P. Singh, *J. Vac. Sci. Technol.*, 1981, **19**: 426.
- [18] E. C. Paloura, J. Lagowski and H. C. Gatos, *Appl. Phys. Lett.*, 1991, **58**: 137.

Rectification Properties and Interface States of Heterojunctions Between Solid C_{60} and p-type GaAs

Chen Kaimao, Chen Yin, Zhang Yaxiong, Jin Sixuan, Wu Ke, Li Chuanyi

(Department of Physics, Peking University, Beijing 100871)

Gu Zhennan, Zhou Xihuang

(Department of Chemistry, Peking University, Beijing 100871)

Liu Hongfei

(Research Institute for Nonferrous Metals, Beijing 100088)

Received 8 July 1997, revised manuscript received 27 October 1997

Abstract Solid C_{60}/p -type GaAs heterojunctions have been made by deposition of solid C_{60} film on the epitaxial p-type GaAs(100) substrates and their electrical characteristics have been studied. The ideality factor n is close to 1 and the rectifying ratio is greater than 10^6 at a bias of $\pm 4V$. The logarithm of the current at a fixed forward bias is a linear function of reciprocal temperature, from which the effective potential barrier height of the heterojunction is determined to be 0.63eV. A trap with an energy level 0.45eV above the valence band of GaAs at the $C_{60}/GaAs$ interface has been observed by the deep level transient spectroscopy technique.

PACC: 7340L, 7320, 7155