

Ti 中间层对超薄 Ni 膜硅化反应特性的影响*

蒋玉龙 茹国平 屈新萍 李炳宗

(复旦大学微电子学系, 上海 200433)

摘要: 在多种 Si 衬底上利用离子束溅射淀积超薄 Ni 膜以及 Ni/Ti 双层膜, 经过快速热退火处理完成薄膜的固相硅化反应, 通过四探针法、微区喇曼散射法和俄歇深度分布测试法研究了 Ti 中间层对 Ni 硅化反应的影响. 实验结果证明 Ti 中间层抑制了集成电路生产最需要的 NiSi 相的形成.

关键词: 硅化物; NiSi; 固相反应

PACC: 7360D; 8115N; 8140E

中图分类号: TN4 文献标识码: A 文章编号: 0253-4177(2005)S0-0045-04

1 引言

自对准硅化物技术既可以降低源漏栅区导电电阻, 又可以降低这些区域的接触电阻, 因而被广泛应用于 CMOS 集成电路生产中^[1]. $TiSi_2$ 和 $CoSi_2$ 一直被广泛使用在自对准硅化物技术中. 但随着器件特征尺寸的减小, 常规 $TiSi_2$ 工艺受到“窄线条效应”限制; $CoSi_2$ 的耗硅量太大难以适应先进浅结工艺^[2,3]. NiSi 薄膜具有和 $C54-TiSi_2$ 及 $CoSi_2$ 相近的电阻率, 且反应温度低、耗硅量低、在亚 40nm 多晶硅线条上仍未呈现窄线条效应^[4,5], 因此 NiSi 被认为是继 $TiSi_2$ 、 $CoSi_2$ 之后制备高性能 CMOS 器件的新一代硅化物. 在 Ni/Si 界面上的残留氧化物会影响 Ni/Si 固相反应过程和硅化物/硅接触界面平整性, 导致界面粗糙, 薄层电阻(R_s)上升, 器件漏电流增加^[6,7]. 已知氧在 Ti 中的溶解度很高(700°C 时氧在 Ti 中的溶解度为 34at%), 因此 Ti 对于界面上的残留氧有很强的清除能力^[8~10]. 有报道指出用 Ti 作为 Ni/Si 反应覆盖层, 可以降低器件漏电流^[11]. 本文尝试研究 Ti 中间层对超薄 Ni 膜在多种 Si 衬底上硅化反应特性的影响.

2 实验

实验采用弱 p 型(100)单晶硅衬底、非掺杂多晶硅衬底(poly-Si/SiO₂/Si(100))、n⁺/p-Si(100)结型衬底和 p⁺/n-Si(100)结型衬底. 硅片经严格化学清洗并在稀释的 HF 溶液中漂去表面残余氧化物后, 置入 Oxford 多功能溅射系统淀积纯 Ni 膜或者 Ni/Ti 复合膜. 样品结构为 Ni(5nm)/Si 衬底或 Ni(5nm)/Ti(1nm)/Si 衬底. 淀积好的样品通过卤钨灯快速热退火系统, 在高纯 N₂ 保护下经 300~900°C 单步快速热退火(RTA)1min. 采用四探针电阻仪测试实验样品 R_s . 用俄歇(AES)深度分布测试样品经退火后的原子扩散. 用微区拉曼散射法研究薄膜的结晶情况.

3 结果与讨论

图 1 列出了各种 Si 衬底上有无 Ti 中间层情况下样品 R_s 随退火温度的变化关系. 由图可知, 单一 5nm Ni 膜在弱 p 型衬底和 n⁺/p 结型衬底上都能形成一段低阻区: 前者是 400~550°C, 后者是 450~550°C. 图 2(a) 给出了这些区域所对应的微区喇曼

* 国家自然科学基金资助项目(批准号: 60106002, 60206002)

蒋玉龙 男, 博士研究生, 主要从事亚 100nm CMOS 器件制造工艺研究. Email: yljia@fudan.edu.cn

茹国平 男, 教授, 主要从事半导体器件与集成电路工艺的教学和科研工作.

屈新萍 女, 副教授, 主要从事半导体器件与集成电路工艺的教学和科研工作.

2004-10-16 收到, 2004-12-02 定稿

散射分析. 结果表明在这些区域反应形成了低阻 NiSi 相. 对比图 1(a), (c) 可以看出 Ti 中间层的介入对这两种反应来说直接的结果是使低阻区消失, 相应地, 在图 2(b) 上没有出现对应 NiSi 的特征喇曼散射峰, 进而说明反应并未生成集成电路生产所需要的 NiSi. 因此可以说 Ti 的介入对于弱 p 型单晶硅衬底和 n⁺/p 结型衬底上的 Ni/Si 反应有负面的

影响. 由图 1(b), (d) 不难看出对于在多晶硅衬底和 p⁺/n 结型衬底上的 5nm Ni 来说, 无论加入 Ti 中间层与否, 都不能形成一段明显的低阻区, 只不过对于多晶硅衬底来说在 Ti 层加入之前 550℃ 退火之后形成了一个低阻点, 但此时 36Ω/□ 的 R_s 值仍然比正常 NiSi 相形成所对应的 ~15Ω/□ 的值高得多.




图 1 各衬底有无 Ti 中间层情况下 R_s 变化情况对比图(“○”代表无 Ti 中间层的情况,“△”则代表有 Ti 中间层的情况) (a) 弱 p 型单晶硅衬底; (b) 非掺杂 poly-Si 衬底; (c) n⁺/p 结型衬底; (d) p⁺/n 结型衬底

Fig. 1 Sheet resistance (R_s) comparison between the Ni/Si and Ni/Ti/Si system after anneal (‘○’ represents the reaction without Ti interlayer while ‘△’ represents the case with Ti interlayer) (a) Un-doping c-Si substrate; (b) Un-doping poly-Si substrate; (c) n⁺/p-Si junction; (d) p⁺/n junction




图 2 Ti 中间层加入前后 550℃/1min 退火样品的喇曼散射谱 (a) Ti 中间层加入前; (b) Ti 中间层加入后

Fig. 2 Raman scattering spectroscopy for samples after 550℃/1min anneal (a) Without Ti interlayer; (b) With Ti interlayer

Ti 中间层的加入使得同样退火温度下 Ni/Si 反应所得的产物由 NiSi 转向 NiSi₂, 而且 Ni/Si 比例保持相对稳定的区间减小; 对于 p⁺/n 结型衬底 Ti 中间层的加入没有改变反应产物最终相, 但是却使得 Ni/Si 比例保持相对稳定的区间增大. 两种情况下反应后 Ti 都是由中间层的位置翻转到样品的表层. 由于 Ni/Si 反应中, Ni 始终是主导扩散粒子, 而 Ti/Si 反应时 Si 则是主导扩散粒子, 因此两种机制的共同作用就是 Ti 阻碍 Ni 向 Si 中快扩散, 从而减缓 Ni 与 Si 的反应速度, 使得样品在较低的温度下就可以获得向更稳定的 NiSi₂ 相的生长, 但 Ni 最终还是可以通过扩散完全穿过 Ti 层与衬底的 Si 发生了反应, 从而导致 Ti 层翻转. 从图还可知 Ti 中间层的加入并未引起氧分布情况的明显差别.

4 结论

Ti 中间层对各种衬底上的 Ni/Si 反应都有一

图 3 给出了 n⁺/p 结型 (550℃ 的退火条件)、p⁺/n 结型 (600℃ 的退火条件) 衬底上样品在有、无 Ti 中间层的条件下的 AES 谱. 对于 n⁺/p 结型衬底




图 3 $n^+/p, p^+/n$ 结型衬底上有无 Ti 中间层时 Ni-Si 在不同反应阶段的 AES 深度谱

Fig. 3 AES for reaction on n^+/p and p^+/n junctions with and without Ti interlayer during different reaction period

个共同的特点:各个样品的 R_s 都是渐进地直接演变到 $NiSi_2$ 相对应的水平,而 $NiSi$ 相的生长则被抑制.但集成电路生产上最需要 $NiSi$ 稳定生成,因此从实验结果来看,Ti 中间层不适合 $NiSi$ 工艺.

参考文献

- [1] Gambino J P, Colgan E G. Silicides and ohmic contacts. *Materials Chemistry and Physics*, 1998, 52: 99
- [2] Lasky J B, Nakos J S, Cain O J, et al. Comparison of transformation to low-resistivity phase and agglomeration of $TiSi_2$ and $CoSi_2$. *IEEE Trans Electron Devices*, 1991, 38: 262
- [3] Kittl J Z, Prinslow D A, Apte P P, et al. Kinetics and nucleation model of the C49 to C54 phase-transformation in $TiSi_2$ thin-films on deep-sub-micron n^+ type polycrystalline lines. *Appl Phys Lett*, 1995, 67: 2308
- [4] Iwai H, Ohguro T, Ohmi S. $NiSi$ silicide technology for scaled CMOS. *Microelectronic Engineering*, 2002, 60: 157
- [5] Lu J P, Miles D, Zhao J, et al. A novel nickel SALICIDE process technology for CMOS devices with sub-40nm physical

gate length. *IEDM Tech Dig*, 2002: 371

- [6] Ohguro T, Morimoto T, Ushiku Y, et al. Analysis of anomalously large junction leakage current of nickel silicided n-type diffused layer and its improvement. *Ext Abst SSDM*, 1993: 192
- [7] Ohguro T, Nakamura S, Morifuji E, et al. Nitrogen-doped nickel monosilicide technique for deep submicron CMOS silicide. *IEDM Tech Dig*, 1995: 453
- [8] Massalski T B. *Binary alloy phase diagrams*. ASM International, Material Park, OH, 1990
- [9] Iwami M, Hiraki A. Low-temperature Ti-silicide forming reaction in very thin $Ti-SiO_2/Si(111)$ contact systems. *Jpn J Appl Phys*, 1985, 24: 530
- [10] Barbour J C, Fischer A E M J, Van der Veen J F. The thin-film reaction between Ti and thermally grown SiO_2 . *J Appl Phys*, 1987, 62: 2582
- [11] Hou T H, Lei T F, Chao T S. Improvement of junction leakage of nickel silicided junction by a Ti-capping layer. *IEEE Electron Device Lett*, 1999, 20: 572

Influence of Ti Interlayer on Untrathin Ni Film Silicidation*

Jiang Yulong, Ru Guoping, Qu Xinping, and Li Bingzong

(*Department of Microelectronics, Fudan University, Shanghai 200433, China*)

Abstract: Ultra thin Ni(5nm) film and Ni(5nm)/Ti(1nm) complex film are deposited on various Si substrates by ion beam sputtering, followed by rapid thermal annealing for solid state silicidation. Four point probe method, micro-Raman scattering spectroscopy, and Auger electron spectroscopy are employed to investigate the influence of Ti interlayer on Ni/Si reaction. Experimental results show that the Ti interlayer will retard the formation of NiSi.

Key words: silicide; NiSi; solid-state reaction

PACC: 7360D; 8115N; 8140E

Article ID: 0253-4177(2005)S0-0045-04

* Project supported by the National Natural Science Foundation of China(Nos. 60106002,60206002)

Jiang Yulong male, PhD candidate. He is engaged in research on sub-100nm CMOS devices manufacturing technology. Email: yljiang@fudan.edu.cn

Ru Guoping male, professor. He is engaged in research and teaching on CMOS devices and IC technologies.

Qu Xinping female, associated professor. She is engaged in research and teaching on CMOS devices and IC technologies.

Received 16 October 2004, revised manuscript received 2 December 2004

©2005 Chinese Institute of Electronics