

考虑缺陷形状分布的 IC 成品率模型 *

王俊平 郝 跃

(西安电子科技大学微电子研究所, 西安 710071)

摘要: 实现了基于圆缺陷模型的蒙特卡洛关键面积及成品率估计, 模拟了圆缺陷模型估计的成品率误差与缺陷的矩形度之间的关系, 提出了更具有一般性的两种集成电路成品率模型, 它们分别对应于矩形度相同和不同的缺陷. 仿真结果表明该模型为成品率的精确表征提供了新途径.

关键词: 真实缺陷; 形状分布; 圆缺陷模型; 成品率模型

EEACC: 1130B; 0240G; 2220C

中图分类号: TN43 文献标识码: A 文章编号: 0253-4177(2005)05-1054-05

1 引言

成品率估计对集成电路(IC)业变得越来越重要. 制造厂首次引入新技术时, 成品率通常只有 20%, 分析损失原因提高成品率到 80% 是绝对必要的, 这些都以成品率的精确估计为前提^[1,2]. 对成熟的工艺线, 在芯片研制及批量生产之前, 通过成品率的预测, 采取措施(包括改变版图形状、设计规则、工艺条件等)可使成品率达到最高^[3].

微粒造成缺陷是影响成品率(功能成品率)的主要因素^[4], 现有的成品率估计模型均假定缺陷为圆形轮廓^[5~7]. 由于真实缺陷轮廓是随机的非规则形状, 因此基于圆缺陷模型的成品率估计存在一定的误差^[8,9]. 本文根据 IC 版图的特点将缺陷轮廓抽象为矩形, 模拟了圆缺陷模型估计的成品率误差与缺陷矩形度之间的关系, 提出了两种新的矩形度相同及矩形度不同的成品率估计模型. 结果表明, 精确的成品率估计除考虑缺陷的空间分布、粒径分布外, 还应考虑真实缺陷的形状分布.

2 功能成品率模型与缺陷的粒径分布

通常, 集成电路的功能成品率模型用 Poisson

分布描述:

$$Y_F = e^{-\sum_i \lambda_i} \quad (1)$$

$$\lambda_i = A_i^{(c)} D_i \quad (2)$$

其中 λ_i 表示缺陷在第 i 道工序引起的电路失效平均数; $A_i^{(c)}$ 是第 i 道工序与缺陷粒径大小和 IC 版图有关的关键面积(critical area); D_i 是第 i 道工序的平均缺陷密度. $A_i^{(c)}$ 可表示为:

$$A_i^{(c)} = \int_{R_{\min}}^{R_{\max}} A(R) h(R) dR \quad (3)$$

其中 $A(R)$ 是粒径为 R 的缺陷在芯片上的关键面积; $h(R)$ 是该类缺陷的粒径分布函数; R_{\min} 表示最小缺陷粒径; R_{\max} 表示最大缺陷粒径. 平均关键面积和芯片面积 A_{chip} 之间存在如下关系:

$$A_i^{(c)} = A_{\text{chip}} \lambda_i \quad (4)$$

其中 λ_i 表示第 i 道工序由缺陷引起的平均故障率.

通常的缺陷粒径呈随机分布, 一般假设真实缺陷为圆形, 且真实缺陷用其最大投影尺寸为直径的圆形缺陷来近似(最大圆模型). 基于此最大圆模型, 缺陷粒径可用指数分布描述, 其概率分布函数 $h(R)$ 为:

$$h(R) = \begin{cases} CR_0/R_0^{q+1}, & 0 < R < R_0, q > 0 \\ CR_0^{-1}/R^p, & R_0 < R < R_{\max}, p > 0 \\ 0, & R > R_{\max} \end{cases} \quad (5)$$

* 国家高技术研究发展计划资助项目(批准号: 2003AA1Z1630)

王俊平 女, 1964 年出生, 副教授, 博士研究生, 主要从事集成电路可制造性设计与集成电路成品率模型研究. Email: jpwang@mail.xidian.edu.cn

郝 跃 男, 1958 年出生, 教授, 博士生导师, 副校长, 主要从事微电子学与半导体器件的研究. Email: yhao@xidian.edu.cn

2004-06-29 收到, 2004-08-29 定稿

$$C = \begin{cases} \frac{(q+1)(p-1)}{(p+q) - (q-1)/(R_0/R_{\max})^{p-1}}, & p > 1 \\ \frac{q+1}{1 + (q+1)\ln(R_{\max}/R_0)}, & p = 1 \end{cases}$$

式中 R_{\max} 为最大粒径; R_0 为保证 $\int_0^{\max} h(R) dR = 1$ 的峰值粒径.

现有的缺陷轮廓模型均是用圆缺陷代替真实缺陷. 圆模型基于如下定义: 对于真实缺陷, 沿参考方向夹角为 θ 的方向上的两条平行线在保证与该缺陷相切的前提下所能达到的最大间距称为该缺陷在此方向上的尺寸, 记为 $d(\theta)$. 记 d_{\max} 和 d_{\min} 分别为缺陷在所有方向上的尺寸的最大值和最小值. $d(\theta)$ 是以为周期的函数.

(1) 最大圆最小圆模型: 圆直径定义为最大方向尺寸 d_{\max} 及最小方向尺寸 d_{\min} .

(2) 平均圆模型: 圆直径 \bar{d} 定义为缺陷方向尺寸的平均值 $\bar{d} = \frac{1}{2\pi} \int_0^{2\pi} d(\theta) d\theta$.

(3) 椭圆等效圆模型: 圆直径定义为 $1/2 \sqrt{d_{\max} \times d_{\min} + d_{\max} \times d_{\min} / (d_{\max} + d_{\min})}$.

于是, 直径为 R 的冗余物缺陷导致两个导体线条短路故障(开路故障情况类似)的关键面积如图 1 阴影区所示, 短路关键面积表示为:

$$A^{(e), \text{short}(R)} = \begin{cases} 0, & 0 < R < P \\ (R - P)/L, & P < R < W + 2P \\ (P + W)L, & R > W + 2P \end{cases} \quad (6)$$




图 1 直径为 R 的缺陷的关键面积

Fig.1 Short critical area with diameter R

3 圆缺陷与真实缺陷引起的电路故障率比较

缺陷引起的电路故障率与缺陷轮廓有关. 为了比较圆缺陷与真实缺陷之间的轮廓差异, 本文采用

实际测得的缺陷, 图 2 为从大量采集数据中随机抽出一幅真实缺陷图, 计算出真实缺陷及对应的圆缺陷模型的方向尺寸, 如图 3 所示. 圆缺陷模型的方向尺寸为常数, 真实缺陷的方向尺寸为最大圆方向尺寸及最小圆方向尺寸之间的随机值.



图 2 真实缺陷图

Fig.2 Real defect




图 3 缺陷方向尺寸分布图

Fig.3 Directional extension distributions of defect

很明显, 各种圆模型轮廓与真实缺陷轮廓之间存在较大差异. 设 n 为实际缺陷数, a_{ij} 为第 i ($i = 1, \dots, n$) 个缺陷第 j 类 ($j = 1, \dots, 5$ 分别代表平均圆、最大圆、最小圆、椭圆及真实缺陷) 模型引起的故障率, 则第 j 类圆缺陷模型引起的故障率误差可用 (7) 式表示, 相对平均误差可用 (8) 式表示.

$$A_{ij}^{(e)} = a_{ij} - a_{i5} \quad (7)$$

$$R_j^{(e)} = \left(\sum_{i=1}^n |A_{ij}^{(e)} / a_{i5}| \right) / n \quad (8)$$

进一步对圆缺陷的故障率 a_{ij} ($i = 1, \dots, 4$) 与实验比较. 实验的集成电路版图类似于图 1, 其中 $W = 15e$, $P = 65e$, $L = 560e$ (e 表示工艺的最小特征尺寸单位, 可取为 $0.1\mu\text{m}$), 实验结果如图 4 所示. 可见各种圆缺陷模型引入较大的故障率误差, 从而造成成品率的错误估计.

4 圆缺陷引起的成品率误差与新的成品率模型

由于真实缺陷形状多种多样, 已知缺陷最大圆直径时, 并不能惟一确定缺陷形状, 如图 5 所示的 7




图 4 不同缺陷模型引起故障率误差比较

Fig. 4 Comparison of fault errors based on different models

个缺陷其最大圆直径相同,但形状差别很大.不同形状缺陷引起的电路故障数不同,从而导致成品率估计误差.



图 5 同一粒径的缺陷形状

Fig. 5 Different shapes with the same diameter

为了分析圆缺陷模型引起的成品率误差,结合实际 IC 版图布线特点(其布线为垂直或水平方向),本文采用矩形度 T 描述不同形状的缺陷, T 定义如下:

$$T = E_h / E_w \tag{9}$$

其中 E_w, E_h 分别为缺陷的最小外接矩形的宽度和长度.对 $T > 1$ 的缺陷,因其顺时针旋转 90° ,等价于水平方向相同形状的缺陷,所以本文仅考虑 $T \leq 1$ 的缺陷形状.令最大圆直径为 E_w ,对不同的 E_h ,利用 Monte Carlo 法在 4×4 移位寄存器金属层版图(如图 6 所示,其线间距最小值为 $6e$,最大值为 $40e$,线宽为 $22e$)仿真了矩形度为 E_h 的关键面积与最大圆缺陷关键面积之差.抽取符合粒径分布的一组缺陷(60 个),根据版图面积可知缺陷密度 D_i 为 7.3637×10^{-8} ,取粒径峰值 R_0 为 $16e$,粒径最小值 R_{min} 为 $8e$,粒径最大值 R_{max} 为 $40e$, p 为 1, q 为 2.按最大圆模型在版图上可求出关键面积 $A_i^{(c)}$ 为 6.9371×10^6 ,成品率为 60%.在 D_i 不变的情况下,对每一缺陷取不同的矩形度 T ,可估计出不同的成

品率,如图 7 所示.分析图 7 可知缺陷最大圆成品率与缺陷矩形度成品率之间的误差 Y_E 可用一元 N 次多项式表示:

$$Y_E = \sum_{i=0}^N P_i T^i \tag{10}$$

其中 P_i 为一元 N 次多项式的系数; T 为抽样缺陷的平均矩形度.对图 7 有

$$Y_E = -0.457 T^4 + 1.393 T^3 - 1.635 T^2 + 0.493 T + 0.208 \tag{11}$$

特别是当 T 为 1 时, Y_E 为 0,相当于所有真实缺陷均为圆形轮廓; T 为最小值时, Y_E 为最大值,相当于所有真实缺陷均取最小圆轮廓.




图 6 4×4 移位寄存器金属层版图

Fig. 6 4×4 shift register layout




图 7 成品率与矩形度的关系

Fig. 7 Yield distribution based on different rectangle degrees

由以上分析可以看出,等效圆缺陷的成品率模型存在较大误差,其主要原因是将复杂多变的实际缺陷简化为各向同性的圆.实际上,缺陷的最大圆直径反应了缺陷的粒径大小,缺陷的矩形度反应了缺陷在水平及垂直方向上的纤细程度,因而只有将缺陷的最大圆直径和缺陷的矩形度结合起来才可以决定缺陷在版图上引起的故障概率.基于以上分析本文给出以下两种新的功能成品率模型.

(1) 基于最大圆模型与缺陷矩形度相同的成品率模型:

当真实缺陷的矩形度均为 T 时,IC 制造中第 i 道工序功能成品率 Y_{Fi} 及 M 道工序的功能成品率

Y_{Fi} 分别为(12)及(13)式,其中 $\sum_{i=0}^N P_i T^i$ 为缺陷最大圆成品率与矩形度为 T 的缺陷成品率之间的误差.

$$Y_{Fi} = e^{-i} + \sum_{i=0}^N P_i T^i \quad (12)$$

$$Y_F = \sum_{i=1}^m Y_{Fi} \quad (13)$$

(2) 基于最大圆模型与缺陷矩形度相异的成品率模型:

当真实缺陷的矩形度为 T 时, M 道工序的功能成品率将由(14)和(15)式给出.

$$Y_F = e^{A_i^{(c)} D_i} \quad (14)$$

$$A_i^{(c)} = \int_{R_{\min}}^{R_{\max}} \int_{T_{\min}}^{T_{\max}} p(T, R) A(R, T) h(R) dT dR \quad (15)$$

其中 D_i 是第 i 道工序的平均缺陷密度; $A(R, T)$ 是粒径为 R 、矩形度为 T 的缺陷在芯片上的关键面积; $h(R)$ 是该类缺陷的粒径分布函数; R_{\min} 为最小缺陷粒径; R_{\max} 为最大缺陷粒径; $p(T, R)$ 为粒径为 R 的缺陷的矩形度概率分布函数; T_{\max} 表示粒径为 R 的缺陷的最大矩形度; T_{\min} 表示粒径为 R 的缺陷的最小矩形度. 特别指出, 由(15)式获得的关键面积包含了缺陷的形状分布, 它同样适用于缺陷具有成团

效应(成团系数 γ_i)时的功能成品率模型 $Y_F = \prod_{i=1}^M (1 + \frac{D_i A_i^{(c)}}{\gamma_i})^{\gamma_i}$.

5 结论

缺陷除了空间分布及粒径分布外, 缺陷的形状分布在 IC 成品率的估计中同样具有极为重要的作用. 本文着重对缺陷的形状分布进行了分析研究, 模拟了圆缺陷模型估计成品率误差与缺陷的形状参数矩形度之间的关系, 结果表明, 在考虑缺陷的形状分

布时可对成品率进行更加精确的表征.

参考文献

[1] Campbell S A. The science and engineering of microelectronic fabrication. Beijing: publishing house of electronics industry, 2003

[2] Hao Yue. Theory and methods of integrated circuits manufacturing dynamics. Beijing: Beijing educational press, 1995: 132 [郝跃. 集成电路制造动力学理论与方法. 北京教育出版社. 1995:132]

[3] Milor L S. Yield modeling based on in-line scanner defect sizing and circuit's critical area. IEEE Trans Semicond Manuf, 1999, 12(1):26

[4] Hao Yue, Ma Peijun. The method of defect model parameter extraction for IC functional yield estimation. Acta Electron Sin, 2000, 28(2):76 (in Chinese) [郝跃, 马佩军. 功能成品率估算的缺陷特征参数提取方法. 电子学报, 2000, 28(8):76]

[5] Ma Peijun, Hao Yue, Liu Hongxia. Analysis and simulation of effect of pinhole defects on integrated circuits functional yield. Chinese Journal of Semiconductors, 2001, 22(1):102 (in Chinese) [马佩军, 郝跃, 刘红侠. 针孔缺陷对集成电路功能成品率影响分析与仿真. 半导体学报, 2001, 22(1):102]

[6] Zhao Tianxu, Hao Yue, Ma Peijun. An effectual IC's yield estimation model. Chinese Journal of Semiconductors, 2002, 23(2):198 (in Chinese) [赵天绪, 郝跃, 马佩军. 一种有效的 IC 成品率估算模型. 半导体学报, 2002, 23(2):198]

[7] Zhao Tianxu, Duan Xuchao, Ma Peijun, et al. Analysis of redundant integrated circuit yield based on critical area. Chinese Journal of Semiconductors, 2003, 24(5):544 (in Chinese) [赵天绪, 段旭朝, 马佩军, 等. 基于关键面积的冗余集成电路成品率分析. 半导体学报, 2003, 24(5):544]

[8] Hess C, Weiland L H. Issues on the size and outline of killer defects and their influence on yield modeling. IEEE/ SEMI ASMC 96 Proceedings, 1996:423

[9] Jiang Xiaohong, Hao Yue. Equivalent circular defect model of real defect outlines in the IC manufacturing process. IEEE Trans Semicond Manuf, 1998, 11(3):432

Yield Modeling of IC Based on Distribution of Defect Shapes^{*}

Wang Junping and Hao Yue

(*Institute of Microelectronics, Xidian University, Xi'an 710071, China*)

Abstract: Yield prediction models and critical area calculation are based on defects modeled as circular disks. But the observation of real defects exhibits a great variety of shapes. For this reason, the yield and the critical area predictions by Monte-Carlo techniques are realized, the relation between estimation error of circular defect and the rectangular degree of the defect is simulated and two more general models are first developed to evaluate the functional yield in integrated circuit, which correspond to the same rectangle degrees and the various rectangle degrees of defects, respectively. The simulation results show that the new models can be used to estimate yield of IC in a more accurate way.

Key words: real defect; circular defect model; yield modeling; shape distribution

EEACC: 1130B; 0240G; 2220C

Article ID: 0253-4177(2005)05-1054-05

^{*}Project supported by National High Technology Research and Development Program of China(No.2003AA1Z163)

Wang Junping female, was born in 1964, associate professor, PhD candidate. She is engaged in research on design for VLSI manufacturability and yield modeling. Email: jpwang@mail.xidian.edu.cn

Hao Yue male, was born in 1958, professor, adviser of PhD candidates. He is engaged in research on microelectronics and semiconductor devices. Email: yhao@xidian.edu.cn

Received 29 June 2004, revised manuscript received 29 August 2004

© 2005 Chinese Institute of Electronics