

用显微喇曼扫描成像(mapping)法测 集成电路中 CoSi_2 电极引起的应力*

李碧波 黄福敏 张树霖

(北京大学物理系 北京 100871)

高玉芝 张利春

(北京大学微电子所 北京 100871)

摘要 本文用显微喇曼光谱方法,在 μm 尺度上对集成电路中由多晶硅衬底上生长 CoSi_2 所引起的应力进行了测量,并对这种应力的类型和大小与含有 CoSi_2 的电路结构间的关系做了研究.结果表明, CoSi_2 所引起的应力为压应力,其大小随着面积的减小而增大,在边界处的应力与 CoSi_2 区域中心处的应力类型相反,数值大一倍

PACC: 7830, 6860, 6220

由于制作 Si 基集成电路过程中充当绝缘层或者用作欧姆接触电极的材料,有时在晶格常数上会和 Si 存在差异,造成两种材料的晶格不匹配,加上不适当的工艺流程,从而导致集成电路中晶体管之间、晶体管与电极之间、以及晶体管内部存在应力.如果应力达到一定程度,将严重影响器件和电路的质量,甚至不能正常工作.现在集成电路正向更高集成度发展,应力就更成为影响集成电路好坏的一个关键因素.只有尽可能地减小不同材料间形成的应力和一种材料内部的应力不均匀性,集成电路向高集成度及高质量发展才有可能.因此研究集成电路制作中所用的材料、结构和工艺与应力大小之间的关系就十分重要.

由于应力将使喇曼峰位产生移动,一种材料的喇曼峰位的移动与该材料中的应力有一确定的关系,根据应力引起的喇曼峰移 $\Delta\omega = \omega - \omega_0$ (其中 ω_0 和 ω 分别为无应力时和有应力时的喇曼频率)的数值的正负和大小就可以得出该材料的应力类型(对硅来说, $\Delta\omega > 0$ 对应压应力, $\Delta\omega < 0$ 对应张应力)和大小^[1]. 几年前,我们曾用喇曼光谱,对采用不同工艺所作的 SiO_2 和 Si_3N_4 作介质钝化层的 GaAs 集成电路,进行了应力测量及掩蔽作用的研究^[2,3]. 近年在 CMOS 集成电路中,发展了 CoSi_2 线条作源-漏区的联结的技术.但 CoSi_2 和 Si 之间由

* 国家科委和国家基金委资助项目

李碧波 男,1974 年出生,硕士研究生,现从事低维纳米材料的喇曼光谱物性研究及其应用

黄福敏 男,1971 年出生,硕士研究生,从事低维纳米材料和器件的喇曼光谱物性研究.现在杭州大学物理系工作
1997-02-04 收到,1997-05-12 定稿

于晶格失配会产生应力,此外,由于高集成度的要求,这些线条很窄(μm 量级或更小),它们的宽度和形状的不同更使应力状况复杂化,因此,在 μm 尺度上对应力进行测量在这里就显得十分重要。有幸的是显微喇曼光谱技术经过近十年来的发展,已经相当成熟,显微喇曼光谱分辨率已经达到 μm 量级, notch-filter 及 CCD 的使用,使喇曼信噪比得到很大的提高,特别是 Mapping 技术的发展,把喇曼信号表达成形象直观的三维图,使我们能象观察地貌一样直接观察样品表面的喇曼信号分布状况,因而当今的显微喇曼光谱不仅可以进行大块样品弱信号谱的研究,而且可以直接对 μm 尺度的实际器件的喇曼信号进行形象直观的测量。本文将报道我们运用显微喇曼光谱技术,在 μm 尺度上对一个 μm 级实际集成电路上 CoSi_2 所引起的应力大小及其与电路结构的关系进行测量和研究的结果。

我们所测的样品制作工艺如下:在 100 晶向的硅衬底上,先淀积厚度为 700nm 的氧化层,再生长一层 400nm 左右的多晶硅,然后进行 P 离子注入,经高温激活推进形成掺 P 的多晶硅层。在掺 P 的多晶硅层上生长一层 SiO_2 ,经光刻 RIE 形成具有 $10 \times 10 \mu\text{m}^2$, $4 \times 4 \mu\text{m}^2$, $2 \times 2 \mu\text{m}^2$ 和 $1 \times 1 \mu\text{m}^2$ 与多晶硅接触的接触孔,随后用溅射方法在其表面上溅射一层 Co,经 700 °C、25s 的快速热退火,使 Co 与 Si 发生反应形成 CoSi 和 CoSi_2 混合相,经过选择性腐蚀将未反应的 Co 除去,然后经过 800 °C、25s 快速热退火,将高电阻率的 CoSi 相转变成具有低电阻率、热稳定性好的 CoSi_2 相,最后将上面的 SiO_2 层去掉形成如图 1(a) 所示的结构,样品的剖面结构如图 1(b) 所示。




图 1 (a) 样品表面的电路结构图; (b) 样品含 CoSi_2 区域的剖面结构图

我们所使用的喇曼光谱仪是英国 Renishaw 公司生产的型号为 1000 的显微喇曼光谱仪,该光谱仪使用了 notch-filter 和 CCD,光源为 He-Ne 激光器的 632.8nm 线,光斑直径在 $1 \mu\text{m}$ 左右,样品台采用三维微位移控制系统,其步距为 $0.1 \mu\text{m}$ 。谱仪本身的谱峰峰值准确率在 GettingSpectrum 模式工作时为 0.005cm^{-1} ,符合我们在实验中所要求的 0.01cm^{-1} 的分辨率要求。采用洛仑兹函数进行曲线拟合得到喇曼峰的峰位。考虑到 CoSi_2 膜的厚度不能保证完全一致,我们采用多点测量进行平均的方法来获得喇曼峰的峰位。

我们选择了样品上面积为 $10 \times 10 \mu\text{m}^2$ 和 $4 \times 4 \mu\text{m}^2$ 两块 CoSi_2 区域,进行步距为 $x = 1 \mu\text{m}$, $y = 1 \mu\text{m}$ 的二维扫描采谱。图 2 和图 3 分别对应于 $10 \times 10 \mu\text{m}^2$ 和 $4 \times 4 \mu\text{m}^2$ 两块扫描区域的喇曼峰位的三维图,它们反映扫描区域上各点的喇曼峰的峰位值。各图右上角插图表示了样品上实际扫描区域的形状和尺寸。从图 2 和图 3,我们可以明显地看到,对应于扫描范围的样品区域,其喇曼峰的峰位也形成了相应的区域分布。

对于金刚石类型的半导体单晶来说,当所施加的应力为平行于 $[001]$ 或 $[111]$ 晶向的单轴应力时,波矢 $k = 0$ 处的光学声子的三重简并态劈裂成一个单重 (singlet) 态和一个双重 (doublet) 态,其中单重态的特征矢量与应力的方向平行,双重态的特征矢量与应力的方向




图2 $10 \times 10 \mu\text{m}^2$ 区域的喇曼峰位 Ω 作为样品扫描区域函数的三维图
 右上角的插图表示光谱实际扫描的区域




图3 $4 \times 4 \mu\text{m}^2$ 区域的喇曼峰位 Ω 作为样品扫描区域函数的三维图
 右上角的插图表示光谱实际扫描的区域

垂直,不同态的劈裂后的喇曼峰位与劈裂前(应力为0时)的喇曼峰位的关系分别用不同的公式表示^[1]。但本实验中的样品的多晶 CoSi₂ 是生长在多晶 Si 衬底上,由多晶 CoSi₂ 层与多晶 Si 衬底间引起的应力应是各向同性的,不存在三重简并态的分裂问题,因此,存在应力时的喇曼峰位 Ω 与应力为0时喇曼峰位 ω 的关系式可统一用一个公式表示,即

$$\Omega = \omega + 3\Delta\Omega_h \quad (1)$$

其中

$$\Delta\Omega_h = (X/6\omega)(p + 2q)(S_{11} + 2S_{12}) \quad (2)$$

式中 p 和 q 分别反映应力存在时弹性系数的改变量; S_{11} 和 S_{12} 是轴间弹性倔强系数张量的分量; X 代表应力的大小

由文献[1]中查到的计算 Si 的应力时所用各参量的值如表 1 所示:

表 1 应力计算中所用到的各物理参量^[1]

	ω/cm^{-1}	$S_{11} + 2S_{12}/\times 10^{-11}\text{m}^2\text{N}^{-1}$	$-(p + 2q)/6\omega$
Si	520.00	0.341	0.90

将以上的参数代入公式(1)和(2)中可以得到应力与喇曼峰移的简单数值关系:

$$X = -2.09 \times 10^8 \Delta\Omega / \text{m}^2 \quad (3)$$

将图 2 和图 3 中所得到的样品中 CoSi₂ 区域的中心部位和边界区的平均喇曼峰位相对于无应力时多晶硅喇曼峰的平均峰位移动代入公式(3)中,我们就得到了如表 2 所示的结果。计算应力引起的峰移时,我们是取样品的多晶硅衬底的中心区域的平均喇曼峰位作为参照的无应力时的多晶硅喇曼峰位的

表 2 喇曼峰位移动及应力大小和类型

样品区域	10 × 10 μm ² 区域	10 × 10 μm ² 区域边界	4 × 4 μm ² 区域	4 × 4 μm ² 区域边界
峰位移动/cm ⁻¹	0.09	-0.20	0.10	-0.21
应力大小/10 ⁸ Nm ⁻²	-0.19	0.42	-0.21	0.44
应力类型	压应力	张应力	压应力	张应力

从表 2 中我们可以清楚地看到对于 μm² 尺度的区域,面积大小不同的 CoSi₂ 膜所引起的应力的的大小是不同的:应力随着 CoSi₂ 的面积减小而增大。在 CoSi₂ 与多晶硅的交界区域,我们都观测到喇曼峰位有一较大的跳变,交界区的应力的类型正好与中心部位的应力类型相反,而其绝对值则大于中心部位的一倍,反映存在边界效应^[4]。以上结果表明,在设计 μm 级电路和选用相应工艺时,对于 CoSi₂ 引起的应力的面积效应和边界效应必须加以注意。

参 考 文 献

- [1] F. Cerdeira, C. J. Buchenauer, Fred H. Pollak *et al.*, Phys. Rev. B, 1972, 5(2): 580
- [2] 高玉芝,等,固体电子学研究与进展,1993, 13(4): 312
- [3] 侯永田,等,半导体学报,1994, 15(12): 809
- [4] S.M. Hu, Appl Phys Lett, 1978, 32(1): 5

Stress Induced by CoSi_2 Grown on Polycrystalline Si Measured by Micro-Raman Spectroscopy

Li Bibo, Huang Fumin and Zhang Shulin

(Department of Physics, Peking University, Beijing 100871)

Gao Yuzhi and Zhang Lichun

(Peking University Institute for Microelectronics, Beijing 100871)

Received 4 February 1997, revised manuscript received 12 May 1997

Abstract We have studied the stress in polycrystalline silicon due to CoSi_2 in the scale of μm in integrated circuit by micro-Raman spectroscopy. The results show that the stress induced by CoSi_2 grown on the polycrystalline Si is compressive stress. Relations between the magnitude of the stress and the area of the CoSi_2 films are studied, and it is found that smaller dimension of CoSi_2 film causes larger stress, and the stress on the boundary of the CoSi_2 patterns has contrary type to those at the center of the patterns and has twice absolute magnitude of that at the center of the patterns.

PACC: 7830, 6860, 6220