

# 带有复合掺杂层集电区的 InP/ InGaAs/ InP DHBT 直流特性分析\*

孙 浩<sup>1,†</sup> 齐 鸣<sup>1</sup> 徐安怀<sup>1</sup> 艾立鹏<sup>1</sup> 苏树兵<sup>2</sup> 刘新宇<sup>2</sup> 刘训春<sup>2</sup> 钱 鹤<sup>2</sup>

(1 中国科学院上海微系统与信息技术研究所 信息功能材料国家重点实验室, 上海 200050)

(2 中国科学院微电子研究所, 北京 100029)

**摘要:** 设计了一种新结构 InP/ InGaAs/ InP 双异质结双极晶体管(DHBT),在集电区与基区之间插入 n<sup>+</sup>-InP 层,以降低集电结的导带势垒尖峰,克服电流阻挡效应.采用基于热场发射和连续性方程的发射透射模型,计算了 n<sup>+</sup>-InP 插入层掺杂浓度和厚度对 InP/ InGaAs/ InP DHBT 集电结导带有效势垒高度和 I-V 特性的影响.结果表明,当 n<sup>+</sup>-InP 插入层掺杂浓度为 3 × 10<sup>19</sup> cm<sup>-3</sup>、厚度为 3nm 时,可以获得较好的器件特性.采用气态源分子束外延(GSMBE)技术成功地生长出 InP/ InGaAs/ InP DHBT 结构材料.器件研制结果表明,所设计的 DHBT 材料结构能有效降低集电结的导带势垒尖峰,显著改善器件的输出特性.

**关键词:** InP/ InGaAs; 异质结双极晶体管; 复合集电区; 掺杂; 势垒尖峰

**EEACC:** 2530B; 2560B; 2560J

**中图分类号:** TN322+. 8

**文献标识码:** A

**文章编号:** 0253-4177(2006)08-1431-05

## 1 引言

InP/ InGaAs 材料以其高电子迁移率和良好的频率特性而被用于制备高频高速的异质结双极晶体管(HBT)器件与电路<sup>[1,2]</sup>.对于 InP/ InGaAs 单异质结 HBT(SHBT)结构来说,由于作为集电区的 InGaAs 材料的禁带宽度较窄,载流子的碰撞电离几率很高,导致 InP/ InGaAs SHBT 的击穿电压较低而输出电导很高,影响了器件的功率特性.如果也采用禁带较宽的 InP 作为集电区而设计成 InP/ InGaAs/ InP 双异质结 HBT(DHBT)结构,则其击穿电压可以得到显著提高<sup>[3]</sup>.但是,由于在 DHBT 集电结(B-C 结)处导带不连续而形成的势垒尖峰所产生的电流阻挡效应,会大大影响 DHBT 器件的性能.为了解决这个问题,获得性能良好的 DHBT 器件,已有一些研究者提出了不同的材料结构设计,如在 BC 结之间插入 InP/ InGaAs 超晶格结构<sup>[4]</sup>,或者引入线性缓变的 InGaAsP 层<sup>[5]</sup>等.但这些方法对材料生长和器件制备有很高的技术要求,这使得器件结构复杂,不利于实用<sup>[6]</sup>.

从材料生长的角度看,插入不同掺杂层是消除集电结导带势垒尖峰最简便的方法之一.从这一点出发,本文设计了一种新结构 InP/ InGaAs/ InP

DHBT,在集电区和基区之间插入一层高掺杂的 n<sup>+</sup>-InP 层,构成复合集电区结构.通过能带分析和相关模型的理论计算可知,所引入的 n<sup>+</sup>-InP 层降低了 B-C 结之间由于导带不连续性而形成的势垒尖峰,从而有效克服电流阻挡效应.同时理论分析结果表明,当 n<sup>+</sup>-InP 层掺杂浓度为 3 × 10<sup>19</sup> cm<sup>-3</sup>、厚度为 3nm 时,可以得到较好的器件特性.根据理论分析结果,采用气态源分子束外延(GSMBE)技术,成功地生长出 InP/ InGaAs/ InP DHBT 结构材料.对所研制器件的测试结果表明,所设计的 DHBT 材料结构能有效降低集电结的导带势垒尖峰,显著改善器件的输出特性.

## 2 解析模型

采用 Lee 和 Houston 的基于热场发射和连续性方程的发射透射模型<sup>[7]</sup>进行 DHBT 器件直流特性的理论分析,该模型适用于不同材料和各种结构 DHBT 的电流计算.根据该模型,各端电流密度(发射极电流密度 J<sub>E</sub>,集电极电流密度 J<sub>C</sub>,基极电流密度 J<sub>B</sub>)可分别表示为:

$$J_E = \frac{T_1 [1 - T_2]}{1 - T_1 T_2} J_{ISO} \left[ \exp \frac{qV_{BE}}{kT} - 1 \right] + \frac{T_1 T_2}{1 - T_1 T_2} J_{CSO} \left[ \exp \frac{qV_{BC}}{kT} - 1 \right] \quad (1)$$

\* 国家重点基础研究发展规划资助项目(批准号:2002CB311902)

† 通信作者. Email:sh@mail.sim.ac.cn

$$J_c = \frac{T_1 T_2}{1 - \alpha^2 (1 - T_1)(1 - T_2)} J_{ISO} \left[ \exp \frac{qV_{BE}}{kT} - 1 \right] - \frac{T_2 \left[ 1 - \alpha^2 (1 - T_1) \right]}{1 - \alpha^2 (1 - T_1)(1 - T_2)} J_{CSO} \left[ \exp \frac{qV_{BC}}{kT} - 1 \right] \quad (2)$$

其中  $\alpha = \cos h \left( \frac{W}{L_e} \right)$  是基区的传输因子;  $T_1, T_2$  分别为 E-B 结和 B-C 结的透射系数:

$$T_1 = \exp \left\{ - \frac{E_1}{kT} \right\} \quad (4)$$

$$T_2 = \exp \left\{ - \frac{E_2}{kT} \right\} \quad (5)$$

当考虑隧穿效应时,可以引入隧穿因子  $\alpha$  对透射系数进行修正,此时透射系数可以用  $T_1(1 + \alpha)$  和  $T_2(1 + \alpha)$  代替.有研究表明<sup>[7]</sup>在 InGaAs/InP 异质界面的隧穿电流很小,故在此不考虑其影响.同时,本文也没有考虑空间电荷区的复合效应,重点分析复合集电结中  $n^+$ -InP 层厚度和掺杂浓度对各电流密度和 DHBT 器件输出特性的影响.

### 3 结果与讨论

在耗尽层近似以及小注入条件下,利用 Poisson 方程及相关的边界条件,可以求出各耗尽层宽度和 B-E, B-C 结的电势分布.图 1 给出了本文设计的 InP/InGaAs/InP DHBT 的平衡能带结构示意图.其中,  $n^+$ -InP 发射区掺杂浓度为  $N_{D1}$ ,发射结 InGaAs 隔离层掺杂浓度为  $N_{D2}$ ,  $p^+$ -InGaAs 基区掺杂浓度为  $N_A$ ,复合集电区  $n^+$ -InP 层掺杂浓度为  $N_{D3}$ ,  $n^+$ -InP 集电区掺杂浓度为  $N_{D4}$ .




图 1 带复合掺杂层集电区的 DHBT 平衡能带示意图

Fig. 1 Energy diagram of DHBT with composite collector

取准中性基区为电势参考点,则 B-E, B-C 结处的有效势垒高度  $E_{c1}$  和  $E_{c2}$  分别为:

$$E_{c1} = E_c - qV(\cdot) = E_c - \left( \frac{q^2}{2 \epsilon_2} N_A (x_2 + x_1)^2 - \frac{q^2}{2 \epsilon_2} N_A^2 (N_A + N_{D2}) \right) \quad (6)$$

$$E_{c2} = E_c - qV(0^-) = E_c - \frac{q^2}{2 \epsilon_2} N_A x_3^2 \quad (7)$$

在发射区和基区之间引入的 InGaAs 隔离层可以减小 B-E 结的有效势垒高度,提高电流注入效率.在集电区和基区之间引入的  $n^+$ -InP 层可以有效降低由 B-C 结导带不连续性所引起的势垒尖峰,从而解决阻挡效应引起的电流密度减小的问题.同时,从外延材料生长的角度来说,发射结处 InGaAs 隔离层和集电结处  $n^+$ -InP 层的引入,也可以防止重掺杂基区 p 型杂质扩散所导致的 p-n 结与异质结的偏位.

图 2(a) 给出了不同偏压下 B-C 结导带有效势垒尖峰高度随复合集电区  $n^+$ -InP 层厚度的变化关系.计算中所取的掺杂浓度:发射区  $n^+$ -InP 为  $3 \times 10^{17} \text{ cm}^{-3}$ ,发射结隔离层为非掺杂的  $i$ -InGaAs,基区  $p^+$ -InGaAs 为  $3 \times 10^{19} \text{ cm}^{-3}$ ,集电区  $n^+$ -InP 为  $2 \times 10^{16} \text{ cm}^{-3}$ ,复合集电区  $n^+$ -InP 为  $3 \times 10^{19} \text{ cm}^{-3}$ .由图 2(a) 可以看出,复合集电区  $n^+$ -InP 层的引入可以有效降低 B-C 结的导带势垒尖峰高度.在零偏压下,当  $n^+$ -InP 层厚度为 2.8nm 时,势垒尖峰高度可降为 0.在相同的掺杂浓度和厚度条件下,随着外加偏压的增大,能带势垒尖峰高度也减小得更多.




图 2 B-C 结导带有效势垒尖峰高度随复合集电区  $n^+$ -InP 层厚度(a)和掺杂浓度(b)的变化

Fig. 2 Dependence of conduction band spike at B-C junction on  $n^+$ -InP composite collector thickness (a) and doping density (b)

图 2(b) 是当复合集电区  $n^+$ -InP 层厚度为 3nm 时,不同外加偏压下 B-C 结导带有效势垒尖峰高度随复合集电区  $n^+$ -InP 层掺杂浓度的变化.从图中可以看出,相对较高的掺杂水平也能获得更低的势

垒尖峰.随着外加偏压的增大,其势垒尖峰高度也将降低.

通过计算可以得到当 B-C 结处导带有效势垒尖峰高度  $E_{c2}$  降低到零时相应的  $\delta_2$  和  $N_{D3}$  的关系为:

$$\delta_2 = \frac{\sqrt{2N_A \delta_2 E_c} - \sqrt{2N_A \delta_2 E_c - 2N_{D4} \delta_2 E_c + 2N_A \delta_2 E_c - 2qN_{D4} \delta_2 (V_{bi} - V_{bc})}}{q^2 N_{D3} (N_{D3} - N_{D4})} \quad (8)$$

图 3 是当  $E_{c2}$  减小到零时,相应的  $\delta_2$  和  $N_{D3}$  的关系.由此图可以非常清楚地看出,当 B-C 结导带有效势垒尖峰高度减为零时复合集电区  $n^+$ -InP 层掺杂浓度与厚度的关系.因此,可以通过选取  $n^+$ -InP 层合适的厚度和掺杂浓度来得到优化的器件输出特性.




图 3 B-C 结导带有效势垒尖峰高度为零时,复合集电区  $n^+$ -InP 厚度与掺杂浓度的关系

Fig. 3 Relation of  $n^+$ -InP composite collector thickness and doping density when effective barrier spike at B-C junction is reduced to zero

图 4(a) 和 (b) 给出了  $V_{be} = 0.5V$  时,分别改变复合集电区  $n^+$ -InP 层掺杂浓度和厚度对 D H B T 器件输出特性的影响的分析结果(图(a)和(b)中  $n^+$ -InP 层厚度和掺杂浓度分别为 3nm 和  $3 \times 10^{19} \text{ cm}^{-3}$ ).可见随着引入的  $n^+$ -InP 层厚度或掺杂浓度的增加,D H B T 器件的输出特性得到明显改善.当  $n^+$ -InP 层厚度和掺杂浓度分别为 3nm 和  $3 \times 10^{19} \text{ cm}^{-3}$  时,由于 B-C 结导带有效势垒尖峰高度已经减小为零,所以继续增加复合集电区  $n^+$ -InP 层厚度和掺杂浓度,集电极电流密度也不再随之增大.





图 4 D H B T 输出特性随复合集电区  $n^+$ -InP 层掺杂浓度(a)和厚度(b)的变化

Fig. 4 DC characteristics of D H B T with different  $n^+$ -InP composite collector doping density (a) and thickness (b)

同时,考虑到过大的复合  $n^+$ -InP 层厚度和掺杂浓度将导致器件击穿电压的降低及频率特性的退化,因此结合上述的理论分析结果,本文取优化的复合集电区  $n^+$ -InP 层参数为掺杂浓度  $3 \times 10^{19} \text{ cm}^{-3}$ ,厚度 3nm.采用此优化参数计算得到的 D H B T 输出特性如图 5 所示.




图 5 采用优化参数计算得到的 D H B T 输出特性

Fig. 5 DC characteristics of D H B T calculated by using the optimized structural parameters

### 4 材料生长与器件研制结果

采用 GSMBE 技术生长了具有复合掺杂层集电区结构的 InP/ InGaAs/ InP D H B T 材料,其材料结

构参数如表 1 所示. 衬底为 50mm 的 (001) SF InP 单晶片. 以高纯砷烷 ( $AsH_3$ ) 和磷烷 ( $PH_3$ ) 经高温裂解后作为 V 族束源, 以高纯 Ga 和 In 作为 III 族束源, 采用 Si 和 Be 分别作为 n 型和 p 型掺杂源. 所生长的外延材料参数采用 X 射线衍射 (XRD) 和霍尔 (Hall) 测量等方法表征, 具有良好的晶体质量和电学特性, 符合材料结构的设计要求.

表 1 带有复合掺杂层集电区的 InP/ InGaAs/ InP DHB T 材料结构

Table 1 InP/ InGaAs/ InP DHB T material structures with composite doping collector

结构层	材料	厚度/ nm	掺杂剂	掺杂浓度/ $cm^{-3}$
盖顶层	$n^+-In_{0.53}Ga_{0.47}As$	200	Si	$1 \times 10^{19}$
亚盖顶层	$n^+-InP$	50	Si	$3 \times 10^{19}$
发射区	$n^+-InP$	70	Si	$3 \times 10^{17}$
隔离层	$i-In_{0.53}Ga_{0.47}As$	5	非故意掺杂	—
基区	$p^+-In_{0.53}Ga_{0.47}As$	50	Be	$3 \times 10^{19}$
复合集电区	$n^+-InP$	3	Si	$3 \times 10^{19}$
集电区	$n^+-InP$	300	Si	$2 \times 10^{16}$
亚集电区	$n^+-In_{0.53}Ga_{0.47}As$	500	Si	$1 \times 10^{19}$
衬底	(001) SF InP	350 $\mu m$	Fe	—

InP/ InGaAs/ InP DHB T 器件采用常规的湿法工艺研制, 其发射区面积为  $2\mu m \times 12\mu m$ . 图 6(a) 给出了本文所研制的 InP/ InGaAs/ InP DHB T 器件的




图 6 带有复合集电区 (a) 和没有复合集电区 (b) 的 InP/ InGaAs/ InP DHB T 的共射极直流特性

Fig. 6 Common emitter DC characteristics of InP/ InGaAs/ InP DHB Ts with (a) and without (b) composite doping collector

共发射极输出特性, 其开启电压为 0.2V, 击穿电压  $BV_{CEO}$  大于 9V. 图 6(b) 给出了其他条件完全一样, 只是没有采用复合集电区结构 (即没有  $n^+-InP$  层) 的 DHB T 器件的输出特性. 相比之下可以清楚地看出, 采用插入  $n^+-InP$  层的复合集电区结构后, 可使 DHB T 器件的特性得到明显的改善, 说明实验结果非常符合理论分析的结论.

## 5 结论

设计了一种带有  $n^+-InP$  插入层复合集电区的新结构 InP/ InGaAs/ InP DHB T, 并利用相关模型计算分析了复合集电区  $n^+-InP$  层的掺杂浓度和厚度对 DHB T 器件输出特性的影响. 结果表明, 随着  $n^+-InP$  层掺杂浓度和厚度的增加, B-C 结导带有效势垒尖峰高度逐渐减小为零, 使电流阻挡效应问题得到有效解决. 根据理论分析获得的优化材料参数, 采用 GSMBE 技术成功地生长出所设计的新结构 InP/ InGaAs/ InP DHB T 材料, 所研制出的 DHB T 器件具有良好的输出特性, 实验结果与理论分析一致.

## 参考文献

- [1] Betser Y, Mensa D, Jaganathan S, et al. High  $f$  and  $f_{max}$  InAlAs-InGaAs transferred-substrate HBTs. IEEE Device Research Conference, 2000, Conference Digest of 58th DRC, 2000: 141
- [2] Su Shubing, Liu Xunchun, Liu Xinyu, et al. Performance of a self-aligned InP/ InGaAs SHBT with a novel T-shaped emitter. Chinese Journal of Semiconductors, 2006, 27(3): 434
- [3] Nottenburg R N, Chen Y K, Panish M B, et al. High-current-gain submicrometer InGaAs/ InP heterostructure bipolar transistors. IEEE Electron Device Lett, 1988, 9(10): 524
- [4] Yang K, Munns G O, Haddad G I. High  $f_{max}$  InP double heterojunction bipolar transistors with chirped InGaAs/ InP superlattice base-collector junction grown by CBE. IEEE Electron Device Lett, 1997, 18(11): 553
- [5] Ohkubo M, Iketani A, Ijichi T, et al. InGaAs/ InP double-heterojunction bipolar transistors with step graded InGaAsP between InGaAs base and InP collector grown by metalorganic chemical vapor deposition. Appl Phys Lett, 1991, 59(21): 2697
- [6] Shi Ruiying, Liu Xunchun. Progress of heterojunction bipolar transistor structure. Semiconductor Technology, 2002, 27(6): 72 (in Chinese) [石瑞英, 刘训春. HBT 结构的新进展. 半导体技术, 2002, 27(6): 72]
- [7] Lee T W, Peter H A. Generalized analytical transport modeling of the DC characteristics of heterojunction bipolar transistor. IEEE Trans Electron Devices, 1993, 40(8): 1300
- [8] Elashabini-Riad A, He J. Investigation of injection mechanisms for InGaAs/ InP double heterostructure bipolar transistors. Solid-State Electron, 1989, 32(10): 853

## Analysis of an InP/ InGaAs/ InP D H B T with Composite Doping Collector \*

Sun Hao<sup>1,†</sup>, Qi Ming<sup>1</sup>, Xu Anhuai<sup>1</sup>, Ai Likun<sup>1</sup>, Su Shubing<sup>2</sup>,  
Liu Xinyu<sup>2</sup>, Liu Xunchun<sup>2</sup>, and Qian He<sup>2</sup>

(1 State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Microsystem  
and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China)

(2 Institute of Microelectronics, Chinese Academy of Sciences, Beijing 100029, China)

**Abstract :** A novel InP/ InGaAs/ InP double heterojunction bipolar transistor (D H B T) structure is designed, in which a thin heavily doped  $n^+$ -InP layer between the base and the collector is used to eliminate the energy spike at the B-C junction and overcome the electron blocking effect. The dependence of the effective barrier spike at the B-C junction and the I-V characteristics of the D H B T on the thickness and doping density of the  $n^+$ -InP composite collector are analyzed theoretically. The results show that the device performance is optimal when the doping density is  $3 \times 10^{19} \text{cm}^{-3}$  and the thickness is 3nm for the  $n^+$ -InP composite collector. The InP/ InGaAs/ InP D H B Ts with composite doping collector are grown by gas source molecular beam epitaxy (G S M B E). The DC characteristics of the devices demonstrate that the InP/ InGaAs/ InP D H B T designed here effectively eliminates the energy spike at the B-C junction and improves the device performance.

**Key words :** InP/ InGaAs; heterojunction bipolar transistor; composite collector; doping; barrier spike

**EEACC :** 2530B; 2560B; 2560J

**Article ID :** 0253-4177(2006)08-1431-05

---

\* Project supported by the State Key Development Program for Basic Research of China (No. 2002CB311902)

† Corresponding author. Email: sh@mail.sim.ac.cn

Received 12 November 2005, revised manuscript received 7 April 2006

©2006 Chinese Institute of Electronics