

一种适用于微传感器读出电路的低噪声、低失调 斩波放大器

尹 韬^{1,2} 杨海钢^{1,†} 刘 珂^{1,2}

(1 中国科学院电子学研究所 传感技术国家重点实验室, 北京 100080)

(2 中国科学院研究生院, 北京 100049)

摘要: 提出一种适合微传感器读出电路的高精度折叠共源共栅放大器. 基于斩波技术和动态元件匹配技术, 降低了折叠共源共栅放大器的噪声和失调, 采用低阻节点斩波的方法和低压共源共栅电流镜扩大了放大器可处理的输入信号带宽和输出电压摆幅. 芯片在 $0.35\mu\text{m}$ 2P4M CMOS 工艺下设计并流片, 测试表明在 3.3V 的典型电源电压和 100kHz 的斩波频率下, 斩波放大器具有小于 $93.7\mu\text{V}$ 的输入等效失调电压典型值, $19.6\text{nV}/\sqrt{\text{Hz}}$ 的输入等效噪声, 开环增益达 83.9dB, 单位增益带宽为 10MHz.

关键词: 斩波放大器; 低噪声; 低失调; 微传感器

EEACC: 1290; 2570D

中图分类号: TN722

文献标识码: A

文章编号: 0253-4177(2007)05-0796-06

1 引言

现代 CMOS 集成电路工艺越来越朝着提高数字电路性能的方向发展, 这使得数字环境中的模拟信号处理不得不面对电源电压降低以及 $1/f$ 噪声电压、失调电压增加所带来的挑战. 以典型的 $0.35\mu\text{m}$ CMOS 工艺为例, 其工作电压已经降低至 3.3V, 而典型尺寸 MOS 管的 $1/f$ 噪声拐角频率一般大于 100kHz, 输入失调电压也在 mV 量级. 随着集成电路工艺的迅速发展, 传感技术的一个重要发展趋势是实现传感器读出电路的集成化, 甚至实现微传感器与传感器读出电路的单芯片集成. 对微传感器来说, 由于其输出信号主要处在低频端, 且信号幅度很小, 因此 CMOS 工艺带来的失调和低频 $1/f$ 噪声的增加, 对微传感器读出电路的设计提出了巨大的挑战^[1~3].

为了达到上一代 CMOS 工艺下相同的动态范围, 电路需要尽可能保持最大的输出摆幅, 以及采用各种技术降低失调电压和 $1/f$ 噪声. 目前降低失调和 $1/f$ 噪声的主要方法有: 微调技术 (trimming)、自动置零技术和斩波技术. 微调技术广泛用于双极工艺中, 是在芯片制作完成后, 通过激光等方法利用电路中的冗余器件, 调整器件的匹配, 降低失调电压^[4], 由于其无法降低 CMOS 器件的 $1/f$ 噪声和温度漂移, 而且设备昂贵, 因此这种方法在低成本、小

批量 CMOS 电路中使用较少; 自动置零技术是一种采样技术, 通过对低频噪声、失调进行采样, 然后在运算放大器的输入或输出端, 将它们从信号的瞬间值中减去, 实现对失调和 $1/f$ 噪声的降低, 由于其对宽带白噪声是一种欠采样过程, 会造成白噪声的混叠, 即在降低 $1/f$ 噪声的同时又会增大低频端的白噪声贡献, 因此自动置零技术更适用于开关电容等离散信号电路^[2]; 斩波技术是一种连续时间方法, 它采用调制和解调的方法, 将失调和 $1/f$ 噪声调制到高频端, 并用低通滤波器滤除, 而有用信号经过调制后, 又解调至基带, 这种技术没有白噪声混叠的缺点, 因此非常适合在连续时间微传感器读出电路中使用, 目前斩波技术已经广泛应用于惯性微传感器 (加速度计、陀螺仪)、热电式红外传感器、可植入式神经微传感器等传感器的读出电路设计中^[1,2,6,7].

传统的斩波技术在放大器的高阻输出节点进行斩波, 如图 1 所示. 一方面调制开关的切换噪声直接耦合至输出端, 从而引入大量的开关噪声干扰, 因此较高的斩波频率将产生较高的残余失调, 目前, 通常的斩波放大器斩波频率均在几 kHz 至几十 kHz 之间^[1,5~9], 限制了有用信号的带宽; 另一方面, 在低电源电压应用中, 在电源电压的中间值附近, 对大幅度的信号进行斩波调制时, 需要使用复杂的电荷泵, 以确保斩波开关均稳定地打开 (或关闭), 增加了电路设计的复杂度. 本文采用低阻节点斩波和动态元件匹配的方法, 在保持输入等效失调电压未明显恶化

† 通信作者. Email: yanghg@mail.ie.ac.cn

2006-11-03 收到, 2006-12-15 定稿

的情况下,斩波频率可达 MHz 量级,因此增大了可处理信号的带宽范围;在降低失调和低频噪声的同时,扩大了电路的输出范围,实现了电路的低电压工作.

2 原理

2.1 斩波技术基本原理

斩波技术的基本原理如图 1 所示,为了方便与本文的电路结构作对比,其中的基本放大器以折叠共源共栅结构为例.假设输入信号 V_{in} 的带宽满足斩波频率 f_{chop} 的约束条件,即小于斩波信号 $m_1(t)$, $m_2(t)$ 频率 f_{chop} 的一半的条件,因此不会发生信号混叠,则输入信号 V_{in} 首先被调制到斩波频率,经过放大,然后解调至基带;而基本放大器的失调和 $1/f$ 噪声等效到输入端后,作为独立的噪声源仅仅经过 $m_2(t)$ 的一次调制,将出现在斩波频率的奇次谐波处,这些频率成分经过低通滤波器滤除,从而远离基带有用信号,即在信号所处的基带处将几乎没有 $1/f$ 噪声和失调的影响,因此实现了对信号的精确放大^[2,5].




图 1 斩波技术基本原理(以传统折叠共源共栅斩波放大器为例)

Fig.1 Principle of chopping technique (illustration of a traditional folded-cascode chopper amplifier)

2.2 放大器结构

本文设计的斩波放大器如图 2(a) 所示,主要由基本放大器、三个斩波器和低通滤波电容构成.基本放大器为折叠共源共栅结构,其中 M3~M5 构成一个宽带的低压共源共栅电流镜^[10],完成双端转单端的功能,并将输出电压摆幅提高一个阈值电压;另外,设计中尽量降低 M3, M4 的过驱动电压,以进一步提高输出摆幅.

如图 2(a) 所示,输入端的斩波调制器 1 完成对输入信号 V_{in} 的调制作用,低阻节点 A, B 处的斩波解调器 2 实现对已调信号的解调以及对失调、 $1/f$ 噪声的调制作用.与图 1 所示的传统折叠共源共栅斩波放大器不同,本文放大器的输出斩波器没有置于放大器的高阻输出节点,而是处于 M7, M8 管的低阻源端(A, B 节点),由于低阻节点 A, B 处的电压信号幅度较小,且信号共模电平接近于地(gnd 或电源 V_{dd}),因此可以采用简单的四管 nMOS(或 pMOS)开关结构作为斩波调制器,如图 2(b) 所示.其中 Φ 和 Φ_b 为两项不交叠的时钟,由于在低电源电压下,无需使用复杂的电荷泵控制开关的开启和关闭,因此简化了电路设计.另外,如图 2(a) 所示,本文的放大器与传统结构相比,在低压共源共栅电流镜中间节点 C, D 处添加了第三个斩波器,用于动态切换电流镜中的 M3, M4 管,即用动态元件匹配^[11]的方法进一步降低电流镜的电流失配,同时进一步降低放大器的输入失调电压.




图 2 (a) 斩波放大器电路示意图;(b) 斩波调制开关结构
Fig.2 (a) Schematic of the proposed chopper amplifier; (b) Chopping switch realization

由于采用低阻节点斩波的方式,因此本文均采用单个 MOS 管作为斩波开关,如图 2(b) 所示.为了最小化衬底干扰和降低时钟馈通、电荷注入的影响,斩波调制器 1 采用最小面积的 MOS 开关管;而由于调制器 2 和 3 存在于电流通路中,较大的 MOS 开关电阻值将提高调制器两端的压降,例如 $50\mu A$ 的电流流过 $10k\Omega$ 的开关电阻将在开关两端产生 $0.5V$ 的压降,严重限制放大器的输出电压摆幅,因

此这两个调制器中的 MOS 管均采用较大的面积 ($8\mu\text{m}/0.5\mu\text{m}$) 以降低开关电阻. 当然面积较大的 MOS 开关将产生较大的时钟馈通和电荷注入效应, 但是由于这两个斩波器位于输出端且放大器的放大倍数很大, 因此开关的非理想效应对输入等效失调电压的影响可以忽略.

输出节点处的电容 C_{LP} , 一方面, 起到自补偿作用, 稳定放大器的频率响应; 另一方面, 结合高输出阻抗, 提供低通滤波的作用, 滤除已调制到高频端的失调、 $1/f$ 噪声成分, 省去了放大器外部设计低通滤波器的工作, 简化了电路的设计.

由于微传感器的输出信号微弱, 需要尽量降低放大器的噪声, 因此设计时进行了噪声优化, 方法如下: (1) 尽量加大 MOS 输入对管 M1, M2 的跨导, 以整体降低输入等效噪声; (2) 尽量增大输入 MOS 管 M1, M2 的尺寸, 以降低 $1/f$ 噪声的拐角频率 f_k , 使其小于斩波频率, 防止斩波时发生频率混叠, 增大放大器的噪声; (3) 减小 M9, M10 管的跨导, 以降低偏置电流源的噪声贡献; (4) 在版图设计中, 尽量多加衬底接触或阱接触的保护环, 特别是在斩波调制器周围, 以降低衬底的耦合噪声. 最终使输入 MOS 对管 M1, M2 的噪声贡献在整个放大器噪声中占优, 即基本放大器的等效输入噪声约为^[9]:

$$S_{N_{in}} = S_{N_0} \left(1 + \frac{f_k}{f}\right) \approx \frac{16k_B T}{3g_{M1}} \left(1 + \frac{f_k}{f}\right) \quad (1)$$

其中 S_{N_0} 为放大器的输入等效白噪声 PSD; k_B 为玻尔兹曼常数; g_{M1} 为输入管 M1 的跨导; f_k 为 $1/f$ 噪声的拐角频率. 当基本放大器的带宽远大于斩波频率时, 经过斩波器以及低通后放大器的最终输出噪声功率谱密度 (PSD) $S_{N_{out}}$ 为:

$$S_{N_{out}} = \left(\frac{2}{\pi}\right)^2 S_{N_0} A_0^2 \left(\sum_{\substack{n=-\infty \\ \text{odd}}}^{\infty} \frac{1}{n^2} + \frac{1}{|n|^3} \times \frac{f_k}{f_{chop}}\right) \quad (2)$$

其中 A_0 为基本的增益; f_{chop} 为斩波频率. 因此斩波放大器的等效输入噪声约为:

$$S_{N_{in}} \approx S_{N_0} \left(1 + \frac{17f_k}{2\pi^2 f_{chop}}\right) \quad (3)$$

采用斩波技术后, 基本放大器的失调电压被消除, 但是斩波调制器和解调器的开关尖峰和电荷注入会产生额外的残余失调电压 (residual offset). 由于本文采用低阻节点斩波的方法, 因此在斩波信号频率相对较低时, 可以忽略斩波解调器的失调贡献, 则等效输入残余失调约为^[7]:

$$V_{os, residual} \approx 2V_{inj} \tau f_{chop} \quad (4)$$

其中 V_{inj} 和 τ 分别为输入端斩波开关的尖峰信号幅度和时常数.

由公式(3)可知, 当斩波频率远远大于 $1/f$ 噪声的拐角频率时, $1/f$ 噪声贡献可以忽略, 例如当斩波频率 f_{chop} 大于 10 倍的 f_k 时, $1/f$ 噪声所引起的噪声增加量已经小于放大器输入等效白噪声 PSD (S_{N_0}) 的 1/10, 可以满足一般的应用需求. 但是公式(4)又表明, 过高的斩波频率将引起残余失调电压的显著增加, 因此应根据实际应用中噪声、失调的具体指标以及所处理的信号带宽折中选择斩波频率.

由于经过斩波调制器 2 后, 放大器的初始失调 $V_{os, static}$ 和 $1/f$ 噪声被调制到斩波频率, 形成高频波动 (ripple), 经过输出端电容 C_{LP} 的低通滤波后未被完全滤除, 残余的波动幅度为:

$$V_{ripple, residual} = \frac{g_{M1} V_{os, static}}{2\pi f_{chop} C_{LP}} \quad (5)$$

其中 g_{M1} 为放大器输入管的跨导. 因此, 增大电容 C_{LP} 或提高斩波频率 f_{chop} 均有利于降低残余的波动信号幅度.

3 结果与分析

本文的斩波放大器基于新加坡特许半导体公司的 $0.35\mu\text{m}$ CMOS 2P4M 工艺进行设计并流片测试, EDA 工具为 Cadence Virtuoso/Spectre^[12], 电路工作的电压范围为 2~3.3V.

在测试失调电压时, 放大器接成如图 3 所示的反相放大结构, 其中 V_{cm} 为放大器的共模输入端, 接稳定的共模电平, V_{in-} 为反相输入端, Clock 为斩波信号输入端. 当测试失调电压时, 令 $V_{in-} = V_{cm}$, 则等效输入失调电压 $V_{in, offset}$ 为:

$$V_{in, offset} \approx \frac{V_o - V_{cm}}{R_2/R_1} \quad (6)$$




图 3 放大器输入失调电压的测试结构
Fig.3 Circuit for amplifier input offset test

则当未加斩波信号, 即斩波信号为固定的高电平时, 测得放大器的等效输入失调电压初始值为 1.2mV ; 而接入频率为 100Hz 的斩波信号时, 测得放大器的等效输入失调电压的典型值降为 $93.7\mu\text{V}$, 可见斩波技术和动态元件匹配技术明显降低了输入失调电压. 另外, 当斩波频率 f_{chop} 增大时, 测得放大器的失调电压略微有所下降, 直至 $f_{chop} > 2\text{MHz}$ 时, 由于开关的尖峰噪声干扰, 放大器的失调性能开始显著恶

化,因此本文放大器的斩波频率可以达到 2MHz,增大了输入信号的频率范围.

本文斩波放大器的噪声性能如图 4 所示.可见本文的斩波技术明显降低了低频 $1/f$ 噪声,使得低频端 $1/f$ 噪声对读出电路分辨率的影响几乎可以忽略.另外,在没有斩波调制开关时,基本放大器的输入白噪声为 $14.7\text{nV}/\sqrt{\text{Hz}}$,而采用斩波技术后,等效输入噪声变为 $19.2\text{nV}/\sqrt{\text{Hz}}$,可见斩波开关的噪声贡献,使得斩波放大器的输入白噪声有所增加.




图 4 放大器的等效输入噪声

Fig.4 Input equivalent noise of the proposed amplifier

在 3.3V 电源电压下,斩波放大器的幅频、相频特性如图 5 所示,低频增益为 83.9dB.在图 3 的测试结构下,当共模电平 V_{cm} 为 1.5V,斩波频率为 100kHz, V_{in-} 端输入中心值 1.5V,频率 1kHz,峰峰值 20mV 的正弦波时,输出端的测试图像如图 6 所示.其中的放大图像为波形中未被滤除的高频波动,波动的幅值随着斩波频率的增加而降低,这是因为提高斩波频率将使失调和低频噪声调制后所处的频率增加,高频成分更容易被输出节点处电容 C_{LP} 构成的低通滤波有效滤除,因此降低了波动的幅度.




图 5 放大器的幅频、相频特性

Fig.5 Magnitude and phase frequency response of the amplifier




图 6 正弦输入下的输出波形

Fig.6 Output waveform at 1kHz sine-wave input

在 3.3V 电源电压,100kHz 的斩波频率下,本文的斩波放大器主要性能指标以及与国内外相关研究结果的对比如表 1 所示.本文的放大器具有相对较低的输入等效噪声和较低的电源电压需求,虽然本文的输入等效失调电压性能与文献[2,5,7]相比略差,

表 1 斩波放大器的主要性能参数与比较

Table 1 Main performance of the proposed chopper amplifier and its comparison

文献	开环增益 /dB	-3dB 带宽 /Hz	输入等效失调电压/ μV	输入等效噪声 /($\text{nV}/\sqrt{\text{Hz}}$)	电源电压/V, 输出摆幅/V	斩波频率 /kHz	可处理的信号带宽/kHz
Ref.[2]	56.8	367	$0.5 + 0.47\epsilon^*$	43	4, -	4	<2
Ref.[5]	130	-	0.1	27	5, -	2/16	<0.008
Ref.[7]	52	500	1.5	15	5, -	5	<1.5
Ref.[13]	37	600	-	56.4	5, -	5.8	<2.9
Ref.[14]	52	-	157.0	-	$\pm 5, -$	25	<12.5
本文	83.9	638	93.7	19.2	2.8~3.3, 2.1	≤ 2000	<1000

* ϵ 为斩波频率与中间滤波器中心频率的失配度.

但是可以满足一般传感器读出电路的需求,而且本文放大器的电路结构远比上述文献简单,易于设计和实现,可处理的信号带宽也远大于上述文献.芯片的显微照片如图 7 所示,芯片面积为 $380\mu\text{m} \times 550\mu\text{m}$ (包括 pad、偏置电流源和输出端滤波电容).




图 7 斩波放大器芯片的显微照片
Fig.7 Chip micro-photograph

4 结论

本文提出了一种结构简单的斩波折叠共源共栅放大器.此电路基于低阻节点斩波和动态元件匹配技术设计,在 $0.35\mu\text{m}$ CMOS 工艺下流片,实现了 $19.2\text{nV}/\sqrt{\text{Hz}}$ 的低输入等效噪声和 $93.7\mu\text{V}$ 的输入失调电压典型值.测试表明,本文采用的低阻节点斩波方法,能够使斩波频率提高到 2MHz ,而不引起失调电压的显著增加.从而扩大了输入信号的频率范围,并能够在低电源电压、大输出摆幅的情况下,简化输出斩波调制器的设计.本文的斩波放大器具有低噪声、低失调电压、结构简单特性,适于微传感器读出电路等高精度测量领域应用.

参考文献

- [1] Nielsen J H, Bruun E. A CMOS low-noise instrumentation amplifier using chopper modulation. *Analog Integrated Circuits and Signal Processing*, 2005, 42: 65
- [2] Enz C C, Temes G C. Circuit techniques for reducing the effects of op-amp imperfections: autozeroing, correlated double sampling, and chopper stabilization. *Proc IEEE*, 1996, 84: 1584
- [3] Sanduleanu M A T, Nauta B, Wallinga H. Low-power, low-voltage chopped amplifier for noise and offset reduction. *Proc ESSCIRC*, Southampton, 1997: 204
- [4] Laville S, Pontarollo S, Dufaza C, et al. Integrated offset trimming technique. *Proc ESSCIRE*, 2001: 89
- [5] Bakker A, Thiele K, Huijsing J. A CMOS nested-chopper instrumentation amplifier with 100nV offset. *IEEE J Solid-State Circuits*, 2000, 35(12): 1877
- [6] Hu Y, Sawan M. CMOS front-end amplifier dedicated to monitor very low amplitude signal from implantable sensors. *Analog Integrated Circuits and Signal Processing*, 2002, 33: 29
- [7] Menolfi C, Huang Q. A low-noise CMOS instrumentation amplifier for thermoelectric infrared detectors. *IEEE J Solid-State Circuits*, 1997, 32: 968
- [8] Bakker A, Huijsing J H. Offset reduction in current-mode microsystems. *IEEE ISCAS*, 1996: 344
- [9] Enz C C, Vittoz E A, Krummenacher F. A CMOS chopper amplifier. *IEEE J Solid-State Circuits*, 1987, 22(3): 335
- [10] Razavi B. *Design of analog CMOS integrated circuits*. Xi'an: Xi'an Jiaotong University Press, 2003 (in Chinese) [毕查得·拉扎维. 模拟 CMOS 集成电路设计. 西安: 西安交通大学出版社, 2003]
- [11] Falconi C, Dapos Amico A, Faccio M. Design of accurate analog circuits for low voltage low power CMOS systems. *Proc of ISCAS*, 2003, 1: 429
- [12] Cadence Design Systems. 2000 Affirma RF Simulator User Guide. <http://www.cadence.com>
- [13] Cai Guangjie, Shen Yanzhao. A weak signal sensing amplifier for integrated sensors. *Microelectronics*, 2004, 34(1): 97 (in Chinese) [蔡光杰, 沈延钊. 一种适合集成传感器的微弱信号读出放大器. *微电子学*, 2004, 34(1): 97]
- [14] Wu Suntao, Lin Fan, Guo Donghui, et al. Design of CMOS operating amplifier for eliminating DC offset based on chopper technology. *Semiconductor Technology*, 2003, 28(8): 60 (in Chinese) [吴孙桃, 林凡, 郭东辉, 等. 基于斩波技术的 CMOS 运算放大器失调电压的消除设计. *半导体技术*, 2003, 28(8): 60]

A Low-Noise, Low-Offset Chopper Amplifier for Micro-Sensor Readout Circuit

Yin Tao^{1,2}, Yang Haigang^{1,†}, and Liu Ke^{1,2}

(1 *State Key Laboratory of Transducer Technology, Institute of Electronics, Chinese Academy of Sciences, Beijing 100080, China*)

(2 *Graduate University of the Chinese Academy of Sciences, Beijing 100049, China*)

Abstract: A low-noise, low-offset folded-cascode amplifier for micro-sensor applications is presented. Low $1/f$ noise and offset are achieved by employing a chopper and dynamic element matching. The input signal bandwidth and output swing are extended with the use of the low impedance node chopping technique and a low-voltage cascode mirror structure. The chip has been realized in $0.35\mu\text{m}$ 2P4M CMOS technology. The amplifier features an open-loop gain of 83.9dB and a GBW of 10MHz. The measured typical residual input offset is less than $93.7\mu\text{V}$, and the equivalent input low frequency noise is $19.6\text{nV}/\sqrt{\text{Hz}}$ at a chopping frequency of 100kHz and supply voltage of 3.3V.

Key words: chopper amplifier; low noise; low offset; micro-sensor

EEACC: 1290; 2570D

Article ID: 0253-4177(2007)05-0796-06

† Corresponding author. Email: yanghg@mail.ie.ac.cn

Received 3 November 2006, revised manuscript received 15 December 2006