

# Si(100) 和 Si(111) 衬底上的同质分子束外延

陈可明 蒋维栋 盛 篓 周国良 张翔九

(复旦大学表面物理实验室, 上海)

1987年4月27日收到

用超高真空电子束蒸发系统进行了硅的同质分子束外延。发现采用适当的表面化学处理方法, 然后在超高真空中加热, 可以在较低温度下( $800-814^{\circ}\text{C}$ )获得清洁和平整的有序表面。Si(100) 和 Si(111) 的外延分别在  $520^{\circ}\text{C}$  和  $714^{\circ}\text{C}$  进行, 外延膜的结构和电学特性良好。

主题词: 分子束外延, 硅

## 一、引言

随着分子束外延技术的发展, 所生长的超晶格和异质结构体系已从最初的 GaAs/AlGaAs 体系扩展到其他的 III-V 族半导体及 IV 族, II-VI 族半导体等。尤其是以硅为基础的分子束外延材料, 因为在硅的甚大规模集成和微结构器件中的应用前景而深受关注。例如, 在硅衬底上生长 III-V 族半导体和在 III-V 族半导体上生长硅, 有可能使微电子器件和光电子器件集成在同一芯片上。硅/绝缘体/硅单晶结构和硅/硅化物/硅单晶结构的生长是实现三维集成的极有希望的途径。在所有这些多层结构的制备中, 都要求衬底表面达到原子级平整, 才有可能在其上面生长成界面缺陷少、电子特性良好的异质结构。对于硅衬底来说, 同质分子束外延生长一个缓冲层是达到这一目的的最有效途径。

## 二、实验

外延生长是在一台超高真空电子束蒸发系统中完成的。系统由生长室、分析室和进样室三部分组成。在生长室中配备有电子束蒸发装置、高能电子衍射仪(RHEED)、四极质谱计(QMS)、膜厚测试及监控装置和可以旋转加热的样品架等。生长室的基本压强为  $7 \times 10^{-9}\text{Pa}$ , 生长期间的真空间度可保持在  $1 \times 10^{-7}\text{Pa}$ 。分析室中配备有俄歇电子能谱仪(AES)。分析室和进样室各自有可以加热的样品架, 以进行适当的样品表面处理。三个室之间用超高真空阀隔离, 用进样杆传递样品。这样可以在不破坏真空的情况下, 依次进行样品表面处理、生长前的表面分析、外延、生长过程中表面结构的 RHEED 观察和生

长后的 AES 分析。

在硅分子束外延生长中的困难之一是样品表面的清洁处理。在表面分析技术中最常用的离子刻蚀加退火的方法，极容易造成表面的损伤和粗糙化。在超高真空中用高温加热的方法可以获得清洁有序的硅表面。对 Si(111)、加热到 1200℃ 可获得(7×7)再构表面；对 Si(100)，加热到 900℃ 可获得(2×1)再构表面。但这样的温度下，原子扩散可引起明显的杂质再分布，对于器件制造工艺来说是不利的。为了能够在较低的温度下对表面进行预处理，Ishizaka 等<sup>11</sup> 采用了一种多次氧化腐蚀法。本文采用了类似的方法，得到了能够重复和比较满意的结果。

衬底材料是  $\phi 39\text{mm}$  的 n 型 Si(100) 单晶， $n = 1.0 \times 10^{19}\text{cm}^{-3}$ ，和  $\phi 34\text{mm}$  的 P 型 Si(111) 单晶， $p = 1.0 \times 10^{16}\text{cm}^{-3}$ 。样品单面抛光，经三氯乙烯、丙酮、酒精和去离子水的超声水浴清洗；再在  $\text{NH}_4\text{OH}:\text{H}_2\text{O}_2:\text{H}_2\text{O} = 1:1:4$  混合液中煮沸 10 分钟；浸入沸腾的  $\text{HNO}_3$  中使表面氧化后，用 49% 的 HF 腐蚀掉氧化层，如此氧化腐蚀进行多次；最后将硅片放入  $\text{HCl}:\text{H}_2\text{O}_2:\text{H}_2\text{O} = 3:1:1$  的混合液中加热至沸腾后约 10 分钟，这样就在硅表面形成一层防碳沾污的、易挥发的薄氧化层。硅片经干燥后固定于无铟钼样品座上，放入真空系统中。

样品先在进样室中作较低温度的加热处理，然后再在生长室中作较高温度的加热，并用 AES 和 RHEED 检测其表面的清洁和有序程度。在获得清洁有序的硅表面后，进行硅的同质分子束外延。Si(100) 晶面的生长温度为 520℃，Si(111) 晶面的生长温度为 714℃，生长速率为  $2\text{\AA/s}$ ，膜厚约  $1000\text{\AA}$ 。除了在超高真空系统中进行 AES、RHEED 和二次电子扫描象 (SEM) 观察外，样品取出真空室后还进行了核背散射 (RBS) 和电学测量。

### 三、结 果

图 1 是 Si(100) 表面退火前后的 AES 图。可以看到，经过上一节所述的化学处理，Si 表面上有明显的氧和微量的碳，SiLVV 峰也是由衬底 Si 和表面氧化层中 Si 的 AES 峰相迭加而成。在进样室中加热到 450℃ 20 分钟，可以去除表面的沾污碳，但不能去除氧化层，相反，在曲线 (b) 中 OKLL 信号的强度反而增大，这并不说明氧化层是增厚了，而是因为去除了最外面的碳覆盖层后，氧的俄歇电子发射不再受到衰减，因而信号增强。再经过生长室中的加热处理 (800℃ 15 分钟，真空度保持在  $1.0 \times 10^{-7}\text{Pa}$ )，则氧的俄歇信号也消失，SiLVV 峰完全是清洁 Si 表面的峰形，说明清洁的 Si(100) 表面已经获得。也曾经尝试过在 800℃ 以下的温度进行退火，发现氧化层不能完全消除。

对 Si(111) 作过类似的试验，在 814℃ 退火 10 分钟可以完全消除表面的 C、O 沾污，其 AES 如图 2 所示。

经过上述处理后的表面是有序的，这可以从 RHEED 图样中看出，如图 3(a) 和图 4(a) 所示\*。Si(100) 表面呈现出(2×1)再构，Si(111) 表面为(7×7)再构。特别具有

\* 图 3 见图版 I，图 4 见图版 II。




图 1 Si(100) 表面在超高真空中加热前后的 AES  
 (a) 加热前 (b) 进样室中加热至 450°C 20 分钟 (c) 生长室中加热至 800°C 15 分钟




图 2 Si(111) 表面加热后的 AES  
 (a) 进样室中加热至 450°C 10 分钟 (b) 生长室中加热至 814°C 10 分钟

意义的是,衍射图样呈现清晰的条纹状而不是点状,这在 Si(100) 表面尤为明显。一般在分子束外延之前,样品表面是不平整的,因此 RHEED 图样是由三维衍射所引起的点状分布,只有在外延了近一百个单原子层后,表面成为原子级平整, RHEED 才呈现平面衍射的条纹状。而我们在外延生长之前就已经获得原子级平整的表面,这在以前的文献中未见过报道,同时也证明了我们所采用的表面化学处理和真空加热方法是一种获得硅清洁、有序和平整表面的极有效方法。

在外延生长了约 1000 Å 厚的膜以后,表面再构并无变化,而衍射图样的对比度比生

长前更为明显,如图3(b)和图4(b)所示。用二次电子扫描象观察也显示出生长后的表面比生长前来得平整光滑。

对外延膜进行了四探针、C-V 和霍耳效应等电学测试和 RBS 的沟道谱与随机谱。做电学测试的是在相同生长条件下制备的厚样品,外延层厚度约 1 微米。测得外延层为  $n$  型,非有意掺杂的浓度约为  $5 \times 10^{14}$ — $1 \times 10^{15} \text{ cm}^{-3}$ ,这同目前已报道过的水平相一致<sup>[2]</sup>。RBS 得到外延膜的  $\chi_{\min} \sim 3\%$ ,说明其结构完整性是令人满意的。详细的结果将另行报道。

致谢:彭承和孙恒慧同志帮助作了电学测试,RBS 是由低能核物理研究室赵国庆同志协助进行的,作者对他们深表谢意。

### 参 考 文 献

- [1] Akitoshi Ishizaka, Kiyokazu Nakagawa and Yashiro Shiraki in: Proc. 2nd Intern. Symp. on MBE and Related Clean Surface Techniques, Tokyo, Japan (1982) 183.
- [2] Y. Shiraka, Y. Katayama, K. L. I. Kobayashi and K. F. Komatsubara J. Cryst. Growth, 45, 287(1978).

## Molecular Beam Homoepitaxy on Si(100) and Si(111) Substrates

Chen Keming, Jiang Weidong, Sheng Chi,

Zhou Guoliang and Zhang Xiangjiu

(Surface Physics Laboratory, Fudan University)

### Abstract

Molecular beam homoepitaxy of silicon on Si (100) and Si (111) substrates has been done with an UHV Electron Beam Evaporation System. It is found that, after the substrate is chemically cleaned appropriately, a clean, flat and ordered surface can be obtained by heating the substrate in UHV at a relatively low temperature (800—814°C). The epitaxial films of Si on Si (100) and Si (111) are deposited at the substrate temperature of 520°C and 714°C respectively. The crystal structure and electrical properties of the epitaxial films are fairly satisfactory.

**KEY WORDS:** Molecular beam epitaxy, Silicon