

考虑量子力学效应的超薄栅氧 nMOSFET's 直接隧穿电流二维模型

陈立锋 马玉涛 田立林

(清华大学微电子所, 北京 100084)

摘要: 研究了超薄栅氧 MOS 器件的直接隧穿(direct tunneling, DT) 电流模型问题。利用修正的 WKB 近似方法(modified WKB, MWKB) 得到电子隧穿栅氧的几率, 利用修正的艾利函数(modified Airy function, MAF) 方法计算得到在高电场条件下载流子的量子化能级, 从而计算出在不同偏置条件下的 DT 电流。模型实现了 nMOSFET's 栅隧穿电流的二维模拟, 可以模拟在不同栅漏偏置条件下的器件工作情况, 具有较广泛的适用性。通过对比表明, 本模型能够与实验结果很好地吻合, 且速度明显优于数值方法。利用模型可很好地对深亚微米 MOS 器件的栅电流特性进行预测。

关键词: MOSFET's; 量子效应; 栅隧穿电流; 器件模型

PACC: 7340G; 0356; 7340Q

中图分类号: TN 386

文献标识码: A

文章编号: 0253-4177(2002)04-0419-05

1 引言

集成电路制造工艺的发展推动着 MOSFET's 尺寸的按比例下降。对于栅长小于 $0.1\mu\text{m}$, 工作电压为 1V 的 CMOS 器件, 要求栅氧厚度不超过 $2\text{nm}^{[1]}$ 。Momose 对 1.5nm 栅氧 MOSFET's 的研究表明, 对于栅氧厚度小于 2nm 的 MOSFET's 依然可以获得良好的器件性能^[2]。然而在栅氧厚度如此小的 MOS 器件中, 栅绝缘层上由于电子的隧穿会产生较大的直接隧穿(DT) 电流, 会对器件直流特性、静态功耗产生较大影响。随着 MOSFET's 尺寸的不断缩小, DT 电流的作用会更趋明显, 将成为等比例下降的一个限制性因素。因此, 对 DT 电流的研究成为当前深亚微米 MOS 器件研究中的一个热点问题。

关于隧穿电流模型的研究已经有了较多的报道^[2~7]。隧穿电流计算中面对的主要问题之一是载流子的隧穿几率问题。WKB 近似方法是隧穿几率计算中广泛采用的方法。但由于 WKB 方法的适用

条件为缓变势垒, 严格来讲, 它对于势垒突变的结构(例如 MOS 结构栅氧的势垒)中的隧穿电流的计算是不成立的^[8]。针对 MOS 栅绝缘层势垒结构, Register 提出一个在低电场限制条件下完全解析的单子带 DT 电流模型^[5], 采用修正的 WKB(MWKB) 近似方法来修正突变势垒带来的误差。然而, 他的模型中只包含了积累层电子的隧穿, 而对于在 MOS 结构中更为重要的反型层载流子的隧穿情况没有涉及。而且在该模型中, 对于载流子由于强场条件形成的量子力学效应只考虑了一个子带的电子填充, 这对于精确计算载流子的隧穿电流是不够的。因为处于较高能级的载流子具有更高的隧穿几率, 简单的单子带近似模型将使模拟结果比实际值偏低。特别是在低偏置条件下, 载流子在低能级的占有率相对较低, 这种影响更加明显^[5]。

MOSFET's 栅介质的二维隧穿问题是 MOS 器件载流子隧穿电流研究中的一个重要问题。人们对于 MOS 隧穿电流的研究都集中在一维^[3~5]。然而, 随着器件尺寸的减小, 一维特性的研究越来越不能准确地预测二维的情形。由于源漏偏置的不同, 栅介

陈立锋 男, 1976 年出生, 硕士研究生, 现从事深亚微米 MOS 器件隧穿电流模型研究。

马玉涛 男, 1974 年出生, 博士, 目前从事 EDA 软件设计工作。

2001-06-22 收到, 2001-09-21 定稿

©2002 中国电子学会

质隧穿电流沿沟道方向的分布有着明显的不同,而且载流子通过源漏和栅的交叠区,以及沟道内部的穿通电流由于电场和载流子浓度的不同也有很大的差异。特别是,当 MOSFET 栅电压处于零偏置而漏电压处于电源电压时,电子会从栅电极向漏端反向隧穿,贡献到关态漏电流中,形成附加的静态功耗。这些问题在短沟道器件中更为重要,对于分析器件的可靠性,改善器件结构设计以及提高器件性能都有很好的指导意义。然而,对于栅介质隧穿的二维特性的研究目前还没有报道。

本文通过利用 MAF 方法求解薛定谔方程^[9]来计算整个 MOSFET 沟道中载流子的量子力学效应,通过 MWKB 方法来进行隧穿几率的计算。将上述方法加入到通用的二维器件模拟器 PISCES 中,得到了同时考虑 MOSFET 中载流子二维量子力学效应和栅介质隧穿电流计算的模拟器。然后系统地研究了 MOSFET 在不同的栅源和漏源偏置条件下的栅介质隧穿电流,得到了隧穿电流的二维分布。通过对 DT 电流的二维模拟,可以进而确定小尺寸 MOS 器件的工作状况,对器件性能作出预报并对其发展方向提供指导。

2 DT 电流的计算

图 1 给出了 n⁺ 多晶硅/SiO₂/p-Si nMOSFET 结构强反型条件的能带图。 E_C 为硅衬底导带。 E_{CC} 为多晶硅栅的导带; E_F 为 Si 衬底的费米能级; $E_{F\ poly}$ 为多晶硅栅的费米能级; V_s 是衬底表面势; $q\chi_c$ 是氧化层和硅衬底间的势垒高度; V_{ox} 是氧化层上的电压降; V_{poly} 是由于多晶耗尽效应导致的多晶硅层上的电压降。隧穿电流的计算中需要得到载流子的面密度和穿通几率。

隧穿载流子的面密度通过自洽求解泊松方程和薛定谔方程得到。首先在器件 2D 剖面划分网格,使泊松方程和薛定谔方程离散化。考虑有效质量近似的一维薛定谔方程写作:

$$-\frac{\hbar^2}{2m_i} \times \frac{\partial^2 \psi_i(x)}{\partial x^2} + V(x) \psi_i(x) = E_i \psi_i(x) \quad (1)$$

其中 $i=1, 2$, 分别对应于 Si 衬底中的 2 度简并能谷和 4 度简并能谷; m_i 是对应能谷中电子的有效质量; $\psi_i(x)$ 是电子的波函数; $V(x)$ 是电子的势能; E_i 是单个电子的能量。对于一个给定的电势分布,将 MAF 方法应用于薛定谔方程得到:




图 1 nMOS 结构强反型时能带图

Fig. 1 Energy band diagram of strong inversion layer in nMOS structure

$$\psi_i(x) = C_1 (\frac{d\xi_i}{dx})^{-1/2} Ai(\xi_i(x)) \quad (2)$$

其中 C_1 是常数; $\xi_i(x)$ 是对应于 E_i 的辅助函数:

$$\xi_i(x) = - \left[1.5 \int_{x_1}^{x_0} [(2m_i^*/\hbar^2)(E_i - V(t))]^{1/2} dt \right]^{2/3} \quad (3)$$

在 MOS 结构中我们采用无限高势垒近似,即假定波函数在 SiO₂/Si 界面处为零,则 $\xi_i(0)$ 即为 Airy 函数第 i 个零点的值。这时候通过求解(3)式可以得到 E_i 。利用这种方法可以得到沟道反型层中每一点第 i 个能谷第 j 个子带的电子能级 E_{ij} 和该能级的载流子密度 N_{ij} 。将薛定谔方程的计算结果代入泊松方程迭代求解,可以得到一个新的电势分布,以上过程重复直至完全收敛,就可以得到最终的载流子和电势分布。这样,就可以进一步进行 DT 电流的计算。

在隧穿几率的计算中,采用 MWKB 方法^[8],在有效质量近似条件下可得到:

$$T = T_R T_{WKB} \quad (4)$$

其中 T_{WKB} 是常规的 WKB 近似得到的隧穿几率^[10]:

$$T_{WKB} = \exp(-2 \int_{x_1}^{x_2} \kappa_{ox} dx) \quad (5)$$

这里 x_1, x_2 是经典转折点,对于 DT 即为栅/SiO₂ 和 SiO₂/Si 两个界面坐标。选择 x_1 为坐标原点,即 $x_1 = 0$,则有 $x_2 = t_{ox}$,即为栅氧厚度。 κ_{ox} 是隧穿电子的复波矢的虚部。采用 Franz 类型二带分布关系来计算 SiO₂ 中的 κ_{ox} ^[11],即

$$\kappa_{ox}(E_{ox}) = \sqrt{2m_{ox}E_{ox}(1 - E_{ox}/E_g)/\hbar} \quad (6)$$

其中 m_{ox} 是 SiO₂ 导带底的电子有效质量; E_g 为

SiO_2 禁带宽度; E_{ox} 是在 SiO_2 中 x 点处导带底和衬底硅中载流子能级间的能量差. 假设氧化层中电场 F_{ox} 均匀, 则有

$$\begin{aligned} E_{\text{ox}}(x) &= \Delta E_{\text{C}}(x) - E_{ij} \\ &= q\chi_{\text{C}} - qF_{\text{ox}}(t_{\text{ox}} - x) - E_{ij} \end{aligned} \quad (7)$$

将 κ_{ox} 表示式按二次台劳展开, 并代入积分项可以得到

$$T_{\text{WKB}} = \exp(-2\text{ind}) \quad (8)$$

这里 ind 是对 κ_{ox} 在势垒两个边界间进行积分的结果. 令

$$f(E) = \frac{1}{qF_{\text{ox}}} \sqrt{\frac{2m_{\text{ox}}}{h^2} E^{3/2}} \left[\frac{2}{3} - \frac{1}{5E_g} E + \frac{1}{28E_g^2} E^2 \right] \quad (9)$$

则 ind 可以写作

$$\text{ind} = f(E)|_{E=q\phi_{\text{cat}}} - f(E)|_{E=q\phi_{\text{an}}} \quad (10)$$

其中 $q\phi_{\text{an}}, q\phi_{\text{cat}}$ 分别为在两个界面 x_1, x_2 处的 E_{ox} 的值.

为了抵消在界面处电势不连续造成的反射, MWKB 方法中引入了修正因子 T_R ^[5]:

$$\begin{aligned} T_R &= \frac{4v_{\text{Si},\perp}(E_{ij}) v_{\text{ox}}(q\phi_{\text{cat}})}{v_{\text{Si},\perp}^2(E_{ij}) + v_{\text{ox}}^2(q\phi_{\text{cat}})} \\ &\times \frac{4v_{\text{Si},\perp}(E_{ij} + qF_{\text{ox}}t_{\text{ox}}) v_{\text{ox}}(q\phi_{\text{an}})}{v_{\text{Si},\perp}^2(E_{ij} + qF_{\text{ox}}t_{\text{ox}}) + v_{\text{ox}}^2(q\phi_{\text{an}})} \end{aligned} \quad (11)$$

其中 $v_{\text{Si},\perp} = \sqrt{2E_{ij}/m_{i,\perp}}$ 是载流子沿垂直于沟道方向上的群速度; $m_{i,\perp}$ 是载流子在这一方向上的有效质量; $v_{\text{ox}} = \sqrt{2(E_{\text{ox}} - E_{\text{ox}}^2/E_g)/m_{\text{ox}}/(1 - 2E_{\text{ox}}/E_g)}$ 则为载流子虚群速度模的大小; T_R 和 T_{WKB} 都是电子有效质量的函数. 我们选取 $m_{i,\perp}$ 分别为 $0.98m_0$ 和 $0.19m_0$ ^[12], 作为 Si 衬底中 2 度简并能谷和 4 度简并能谷的电子有效质量, 其中 m_0 为电子静止质量. 为使模拟结果与实验数据达到最佳吻合, 这里取 $m_{\text{ox}} = 0.61m_0$.

处于第 i 个能谷第 j 个子带的载流子与 SiO_2 /衬底碰撞的频率为^[13],

$$f_{ij} = E_{ij}/\pi\hbar \quad (12)$$

这样可以得到栅氧 DT 电流密度为

$$J_T = q \sum_{i,j} (Nf T_R T_{\text{WKB}})_{ij} \quad (13)$$

这一解析表达式就是在沟道上任何一点处的栅氧隧穿电流密度大小. 沿着沟道进行积分, 进而得到整个栅电极上流过的 DT 电流大小:

$$J_T = q \sum_n \left(\sum_{i,j} (Nf T_R T_{\text{WKB}})_{ij} \right) \quad (14)$$

将上述过程在通用二维器件模拟器 PISCES 中实现, 即得到栅 DT 电流的二维特性.

3 结果和讨论

我们利用 PISCES 对正向偏置条件下的 nMOSFET's 进行了模拟. 样品采用了 n^+ 掺杂的多晶硅栅, 掺杂浓度为 10^{20}cm^{-3} , 并考虑了多晶耗尽对电势分布的影响. 不特别说明条件下, 衬底掺杂浓度为 $5 \times 10^{17}\text{cm}^{-3}$.

图 2 是衬底、源漏掺杂形式相同的情况下不同栅氧厚度的栅电流模拟结果. 源漏区掺杂为高斯分布, 峰值浓度 $4 \times 10^{19}\text{cm}^{-3}$, 峰值距离表面 $0.02\mu\text{m}$. 可以看到, 模拟结果和实验结果^[12]基本一致, 这验证了模型的准确性.




图 2 不同栅氧厚度条件下 DT 电流模拟结果和实验结果的比较 其中 $N_{\text{sub}} = 5 \times 10^{17}\text{cm}^{-3}$

Fig. 2 Comparison of simulated and experimental results of DT current, where $N_{\text{sub}} = 5 \times 10^{17}\text{cm}^{-3}$

图 3 给出了模拟的超薄栅氧 nMOSFET's 的静态功耗. 可以看到, 在栅为零偏置的条件下, 极薄栅氧 MOSFET's 中的栅 DT 电流成为其主要功耗来源. 在相同器件尺寸, 相同漏极偏压(1.5V)条件下, 1.0nm 栅氧厚度 nMOSFET's 的 DT 电流要比 1.2nm 厚度的增加 5 倍, 比 1.5nm 厚度的增加约 250 倍, 比 2.0nm 厚度的增加约 25000 倍. 可以看到, 在小尺寸条件下栅电流对静态功耗产生了重要影响, 表明其在器件尺寸进一步缩小的过程中是一个值得特别注意的问题.

本文首次根据器件不同区域的掺杂情况对栅隧穿电流二维特性进行了模拟. 在模拟中, 将栅氧电流沿着沟道方向的分布分解开, 可以充分考虑在实际




图 3 不同漏极偏压下的 J_T 模拟结果 其中栅长 $0.1\mu\text{m}$, 衬底均匀掺杂, $N_{\text{sub}} = 5 \times 10^{17} \text{ cm}^{-3}$, $V_{\text{GS}} = 0\text{V}$.

Fig. 3 Simulated J_T at different drain voltage biases
Gate length is $0.1\mu\text{m}$. Substrate is doped uniformly.
 $N_{\text{sub}} = 5 \times 10^{17} \text{ cm}^{-3}$, $V_{\text{GS}} = 0\text{V}$.

器件中的 DT 电流分布状况, 从而为器件设计提供理论依据. 图 4 给出了栅氧厚度为 1.5nm 的 nMOSFET's 在沟道开启条件下沿沟道方向的 DT 电流、电场和载流子浓度分布. 图中横坐标原点为沟道的中心位置. 可以看到, 在漏端加上一定的电压后, 在漏结附近形成了一个较宽的耗尽层, 从而大大影响了器件 DT 电流的分布. 根据对比可以看到, 在沟道开启条件下, 从源端到漏端的 DT 电流分布变化的主要原因在于载流子的面密度分布, 因电场分布变化而导致的隧穿几率变化的影响相对较小. 由于在漏端附近反型层载流子浓度减弱, DT 电流明显小于源端的电流. 这一模拟结果表明 MOS 器件在偏置条件对栅隧穿电流的分布有着重要的影响, 简单的一维模拟已经不能满足实际要求.

应当指出的是, 在栅压 $V_{\text{GS}} > 0$ 时, 随着 V_D 从 0 向 V_{DD} 变化, 总的 DT 电流 I_T 的方向会发生变化. 在开始漏电压比较小时, 加在栅氧上的电压 V_{ox} 为正, 使得电子从沟道向栅极隧穿. 在 V_D 上升过程中, 在漏区附近的 V_{ox} 逐渐下降. 当 V_D 上升到一定数值时, V_{ox} 方向就会发生变化, 由此形成的电场使得电子隧穿方向开始发生变化, 即从栅极向漏极及附近沟道区中隧穿. 而且栅电极提供的隧穿载流子浓度要比沟道中的隧穿载流子浓度高许多, 因此总的 DT 电流方向很快发生了逆转. 图 5 给出的模拟结果可以很清楚看到这一点. 还可以看到, 这种翻转点对不同栅长的器件也是不同的. 短沟器件中由于源




图 4 在不同漏极偏压下沿着沟道方向的隧穿电流模拟结果 图中电流以从栅到沟道方向为正. 其中 $t_{\text{ox}} = 1.5\text{nm}$, 栅长 100nm , 沟道有效长度 46nm , 并取沟道中点为坐标原点. 虚线位置为源漏区和沟道交界.

Fig. 4 Simulated J_T along the channel at different drain voltage biases $t_{\text{ox}} = 1.5\text{nm}$. Gate length is 100nm . Channel effective length is 46nm . The dotted lines indicate the boundaries between source/drain and channel area.

漏区横向扩散造成在栅氧下面所占的比例较大, 因此栅漏 DT 电流的比例在整个 DT 电流中占更大比重, 其翻转电压相应更小.




图 5 在漏压连续变化下 DT 电流方向发生翻转 其中 $t_{\text{ox}} = 2.0\text{nm}$, $V_{\text{GS}} = 0.5\text{V}$.

Fig. 5 Direction inversion of tunneling current under different drain biases $t_{\text{ox}} = 2.0\text{nm}$, $V_{\text{GS}} = 0.5\text{V}$ for all curves.

4 结论

采用 MWKB 近似和 MAF 方法构造了超薄栅

氧nMOSFET's的栅电流二维量子化模型，并对不同偏置条件下的I-V特性进行了模拟。结果表明本模型可以对深亚微米器件的二维栅电流特性进行较好的模拟。利用模型对未来器件尺寸缩小过程中的栅电流分布及其影响提供了预报。

参考文献

- [1] Semiconductor Industry Association, National Technology Roadmap for Semiconductors, Austin, TX, 1997
- [2] Momose H S, Ono M, et al. 1.5nm Direct tunneling gate oxide Si MOSFET. IEEE Trans Electron Devices, 1996, ED-36: 11
- [3] Depas M, Vermeire B, Mertens P W, et al. Determination of tunneling parameters in ultra-thin oxide layer poly-Si/SiO₂/Si structures. Solid-State Electron, 1995, 38(8): 1465
- [4] Schenk A, Heiser G. Modeling and simulation of tunneling through ultra-thin gate dielectrics. J Appl Phys, 1997, 81(12): 7900
- [5] Register L F, Rosenbaum E, Yang K. Analytic model for direct tunneling current in polycrystalline silicon-gate MOS devices. Appl Phys Lett, 1999, 74(3): 457
- [6] Shiely J P, Massoud H Z. Simulation of the drain-current characteristics of MOSFETs with ultrathin oxides in the presence of direct tunneling. Microelectronic Engineering, 1999, 48: 101
- [7] Majkusiak B, Badri M H. Semiconductor thickness and back-gate voltage effects on the gate tunnel current in the MOS/SOI system with an ultrathin oxide. IEEE Trans Electron Devices, 2000, 47(12): 2347
- [8] Ghatak A K, Gallawa R L, Goyal I C. Modified airy function and WKB solutions to the wave equation. National Institute of Standards and Technology, 1991
- [9] Ma Yutao, Chen Lifeng. Simulation of advanced n-MOSFET emphasizing quantum mechanical effects on 2-D characteristics. SISPAD, 2001, to be published
- [10] Merzbacher E. Quantum Mechanics. New York: Wiley, ch 7, 1970
- [11] Maserjian J, Petersson G. Tunneling through thin MOS structures: dependence on energy($E-k$). Appl Phys Lett, 1974, 25: 50
- [12] Gu Zuyi, Tian Lilin, Fu Liwen. Semiconductor physics. Beijing: Electronic Industry Press, 1995[顾祖毅, 田立林, 富力文. 半导体物理学. 北京: 电子工业出版社, 1995]
- [13] Yang Nian, Kirklen Henson W, Hauser H R, et al. Modeling study of ultrathin gate oxide using direct tunneling current and capacitance-voltage measurements in MOS devices. IEEE Trans Electron Devices, 1999, 46(7): 1464

Modeling on 2-D Direct Tunneling Current in Ultra-Thin Oxide nMOSFET's Considering Quantum Mechanics

Chen Lifeng, Ma Yutao and Tian Lilin

(Institute of Microelectronics, Tsinghua University, Beijing 100084, China)

Abstract: Modeling of DT (direct tunneling) current in ultra-thin gate oxide nMOSFET's is researched. Quantized energy levels under the high electron field are calculated with the modified Airy function(MAF) method and the tunneling probability of electrons through the gate oxide is obtained through the modified WKB(MWKB) method. From these the distribution of DT current is computed. 2-D simulation of MOSFET's is realized in this model, and it can be used to simulated device status under various biases. Comparison of simulating results with experimental data verifies the validity of the model. And the efficiency is much higher than the complete analytical method. With this model the gate DT current characteristics of deep-micron MOS devices can be predicted with satisfaction.

Key words: MOSFET's; quantum effects; gate tunneling current; device modeling

PACC: 7340G; 0356; 7340Q

Article ID: 0253-4177(2002)04-0419-05

Chen Lifeng male, was born in 1976. He is engaged in research on modeling on gate tunneling current in deep sub-micron MOS devices.

Ma Yutao male, was born in 1974. His research interests focus on device simulation issues.

Received 22 June 2001, revised manuscript received 21 September 2001

©2002 The Chinese Institute of Electronics