

SOI 热光开关调制区结构与速度和功耗关系的有限元法分析*

刘敬伟 王小龙 陈少武 余金中

(中国科学院半导体研究所光电研发中心, 北京 100083)

摘要: 利用有限元法分析了调制区内二维温度场的静态和动态分布。结果表明, 上包层 SiO_2 厚度的减小, 有利于开关速度的提高和功耗的减小。增加埋层 SiO_2 的厚度或引入绝缘槽, 能有效降低器件功耗, 但开关时间随之增加。电极的尺寸对开关性能影响较小。如果采用全体硅材料制作光开关, 开关速度能达到 $5\mu\text{s}$, 但功耗将增至 0.92W 。

关键词: 有限元法; SOI 热光开关; 开关速度; 功耗

PACC: 1110W **EEACC:** 4270

中图分类号: TN 256 **文献标识码:** A **文章编号:** 0253-4177(2004)10-1324-07

1 引言

光开关是光通讯中的重要器件。热光型波导开关的开关速度远高于传统的机械、微机械开关, 而且损耗、消光比等性能也逐渐接近商用水平。硅材料具有高的热光系数和热导率, 硅基波导光开关的制备工艺和传统的微电子工艺相兼容。这些优点使得硅系材料, 特别是 SOI(silicon on insulator) 材料成为热光开关的重要材料^[1~4]。

热光开关的工作原理是基于波导折射率随温度变化而变化的热光效应, 所以有必要研究调制区加热、散热的过程, 并从理论上计算器件的开关时间、功耗等参数。一维热传导模型是传统的理论计算方法^[5]。该方法可以得到在一维方向上的温度分布情况, 但不能得到二维截面的温度分布, 无法计算开关时间和功耗。为了模拟实际器件工作过程, 我们利用二维有限元法模拟 SOI 热光型开关加热时的温度场, 计算了开关时间和功耗, 并详细分析了调制区结构对开关速度和功耗的影响。

温度和光开关输出光强的对应关系是非线形

的。为了使计算得到的温度和光强有比较直接的对应, 我们选取从初始温度到稳恒温度需要的时间为开关上升时间, 从稳恒温度回到初始温度所需要的时间为开关下降时间。相对应于实际测量的结果, 相应地选取光强由最小到最大所经历的时间为上升时间, 光强由最大到最小所经历的时间为下降时间, 而不是传统的“10%~90%”原则。另外, 规定调制区内的光发生 π 相移时在电极上需要加的总输入电功率为开关的功耗。

2 数理模型

2.1 SOI 热光开关调制区结构

图 1 是调制区结构二维模型示意图。芯层 Si 在埋层和上包层 SiO_2 的限制下形成波导区。当电流通过加热电极时, 电极产生热量, 经过上包层扩散到芯层, 使芯层温度升高。芯层折射率随温度升高而增大, 使得通过芯区的光发生相移而得到调制。由于加热电极的长度($1000\mu\text{m}$ 以上)一般要远远大于横向尺寸(几十 μm), 所以可以忽略热量的纵向扩散。虽

* 国家高技术研究发展计划(批准号: 2002AA312060) 及国家重点基础研究发展计划(批准号: G20000366) 资助项目

刘敬伟 男, 1977 年出生, 博士研究生, 主要从事光电子集成研究。

2003-10-26 收到, 2003-12-22 定稿

©2004 中国电子学会

然理论上热量可以在水平方向上无限传递,但是经过一定距离后,由热传导引起的温度变化就非常微小,所以我们可以假设在横向有一个满足 Dirichlet 边界条件的边界,即认为此处边界温度和环境温度相同。同理,热量在竖直方向上的扩散实际上也是有限的,而且小于衬底硅的厚度和空气层的“厚度”,所以可以认为衬底硅的下边界和空气的上边界也是 Dirichlet 边界。




图 1 调制区结构二维模型示意图

Fig. 1 2-D schematic diagram of modulating area structure

2.2 二维热传导方程^[6]

基本的热传导方程如下:

$$\frac{\partial T}{\partial t} - \frac{\sigma}{\rho c} \nabla^2 T = \frac{Q}{\rho c} \quad (1)$$

式中 T 是温度; t 是时间; ρ 是密度; σ 是热导率; c 是比热容; Q 是系统内热源的生热率,也就是单位时间单位体积内产生的热量。在这里,我们近似地认为 ρ, σ, c 是常数。(1) 式一般没有解析解,在一定的初始条件和边界条件下,可以用有限差分和有限元方法求得数值解。

2.3 有限元模型

有限元模型包括几何建模、边界和初始条件、载荷、网格划分等。在 2.1 节里,我们实际上已经假设了调制区的边界条件。选取足够大的计算区域,在水平方向上假设两条 Dirichlet 边界,在竖直方向上选取空气的上边界和衬底硅的下边界为 Dirichlet 边界。这里我们只考虑热量在空气中的传导,忽略空气对流和辐射,这对于小范围内无空气扰动的情况是足够精确的。因为我们关心的是相对的温度变化,所以在这里假设调制区和环境的初始温度,以及 Dirichlet 边界外的环境温度均为 0K。对于功率为 W 的电极,其生热率为:

$$Q = \frac{W}{SL} \quad (2)$$

式中 S 为电极横截面积; L 为电极长度。

用三角形网格对调制区和空气层进行划分。电极、埋层和上包层进行密集网格划分,空气、衬底和芯区进行稀疏网格划分。

3 计算结果

3.1 调制区二维热场分布及开关时间和功耗计算

以我们实际制作的开关为例,用二维有限元法模拟调制区加热时的温度场,并计算开关时间和功耗。其结构为:电极宽度为 $10\mu\text{m}$,厚度为 $0.5\mu\text{m}$,长度为 $1000\mu\text{m}$;上包层 SiO_2 厚度为 $0.5\mu\text{m}$;芯层 Si 厚度为 $5\mu\text{m}$,宽度为 $4\mu\text{m}$,刻蚀深度为 $1.5\mu\text{m}$;埋层 SiO_2 为 $1\mu\text{m}$ 。为讨论方便,我们称上述结构为结构 I。根据结构 I,选取 $50\mu\text{m} \times 50\mu\text{m}$ 的计算窗口。

假设通过调制区的光需要发生 π 相移,通过计算可得,对于 $1.55\mu\text{m}$ 波长的光芯区需升高温度为 4.73K 。经过静态热分析,电极的加热功率为 0.251W ,生热率为 $5.03 \times 10^{13}\text{W/m}^2$ 。在瞬态分析中,前 $50\mu\text{s}$ 对电极加该生热率载荷,后 $50\mu\text{s}$ 撤去载荷,让其自由冷却。

图 2(a) 是稳态温度场分布,图 2(b) 是 $50\mu\text{s}$ 加热和 $50\mu\text{s}$ 冷却得到的调制区中心热响应曲线,图 2(c) 是计算窗口中心处稳态水平温度分布曲线,图 2(d) 是计算窗口中心竖直方向温度分布曲线。从图中可以看出,开关的上升时间为 $15\mu\text{s}$,下降时间为 $17\mu\text{s}$ 。本实验室制作的实际器件,功耗为 0.24W ,上升时间为 $20\mu\text{s}$,下降时间为 $30\mu\text{s}$ 。可见理论计算的功耗和实际能较好地符合,理论计算的上升、下降时间要略小于实际测得的值。

3.2 上包层、埋层 SiO_2 厚度变化对开关速度和功耗的影响

图 3 是上包层 SiO_2 厚度不同时的热响应分布曲线。表 1 是上包层 SiO_2 厚度和开关功耗的对应值。上包层厚度为 0,一种情况是指用其他硅材料,如掺杂硅等做上包层时的情况;另一种情况就是直接用加热电极和空气做上包层。图 4 是埋层 SiO_2 厚度不同时的热响应分布曲线。表 2 是埋层 SiO_2 厚度和开关功耗的对应值。




图 2 结构 I 有限元模拟结果 (a) 稳态温度场分布; (b) $50\mu\text{s}$ 加热和 $50\mu\text{s}$ 冷却热响应曲线; (c) 调制区中心水平温度分布; (d) 计算窗口中心竖直温度分布

Fig. 2 Simulation results for structure I (a) Static temperature distribution; (b) Time dependences of temperature in one heating & cooling period; (c) Temperature distribution of modulating area in the horizontal direction; (d) Temperature distribution of modulating area in the vertical direction




图 3 上包层 SiO_2 厚度不同时, 调制区中心热响应曲线
Fig. 3 Relation of temperature of modulating area center versus time at different upper SiO_2 thickness

表 1 上包层 SiO_2 厚度对应的功耗

Table 1 Power consumptions at different thickness of upper SiO_2

上包层厚度/μm	0	0.1	0.2	0.5	0.8	1	2
功耗/W	0.2500	0.2505	0.2505	0.2515	0.2530	0.2545	0.2605




图 4 埋层 SiO_2 厚度不同时, 调制区中心热响应曲线
Fig. 4 Relation of temperature of modulating area center versus time at different buried SiO_2 thickness

表 2 各个埋层 SiO_2 厚度对应的功耗

Table 2 Power consumptions at different thickness of buried SiO_2

埋层厚度/μm	1	0.5	0.1
功耗/W	0.251	0.309	0.528

3.3 电极宽度和长度对开关速度和功耗的影响

电极长度改变,也就是相移臂长改变,发生一定相移所需要的温度也要改变。当电极长度为 $500\mu\text{m}$ 时,发生 π 相移所需要的温度增加到 9.46K 。图5比较了电极长度和宽度发生变化时,开关速度的变化和芯区横向温度分布的变化。表3列出了不同电极尺寸对应的开关功耗值。




图5 不同电极宽度和长度下模拟的结果 (a) 调制区中心热响应曲线; (b) 不同电极宽度对应的调制区中心横向温度分布

Fig. 5 Simulation results at different electrode thickness and length (a) Relation of temperature of modulating area center versus time; (b) Temperature distribution of modulating area in the horizontal direction

表3 不同电极尺寸对应的开关功耗

Table 3 Power consumptions at different size of electrode

电极尺寸/ μm	结构 I (宽: 10; 长: 1000)	宽: 10; 长: 500	宽: 10; 长: 20; 长: 1000
功耗/W	0.251	0.253	0.33

3.4 波导旁刻槽对开关速度和功耗的影响

图6是结构I和在波导旁刻槽的调制区对应的调制区中心热响应曲线。表4列出了不同D值对应

的开关功耗。




图6 结构 I 和在波导旁刻槽的调制区两类不同结构的模拟结果 (a) 两种结构对应的调制区中心热响应曲线(D 是波导中心到槽靠近波导一侧边缘的距离);(b) 两种结构横向温度分布

Fig. 6 Simulation results of structure I and the modulating area with grooves (a) Relation of center temperature versus time, where D is the distance from waveguide center to groove; (b) Temperature distribution of modulating area in the vertical direction

表4 不同 D 值对应的开关功耗

Table 4 Power consumptions at different value of D

$D/\mu\text{m}$	7	10	15	Without groove
功耗/W	0.0673	0.092	0.125	0.25

3.5 体硅材料开关

体硅材料开关是通过掺杂或生长合金(如: $\text{Ge}_x\text{Si}_{1-x}$ 合金)改变折射率而形成波导结构。为了方便起见,芯区和上、下包层都用硅的物理参数来代替。图7是体硅材料结构和结构I开关对应的调制区中心热响应曲线。从图7来看,与结构I比较,开关的上升和下降速度明显提高,分别为 $5\mu\text{s}$ 和 $4\mu\text{s}$ 。计算得到体硅材料结构的功耗为 0.92W 。




图 7 体硅材料结构和结构 I 开关对应的调制区中心热响应曲线

Fig. 7 Time dependences of temperature of modulating area with body silicon structure and structure I

4 分析和讨论

图 2(a) 表明, 利用二维有限元法可以得到调制区直观的二维温度场. 从图 2(b) 可以看出, 不管是温度上升还是温度下降, 都呈现一种前快后慢的特点. 这主要是因为热量传导的速度和温度差成正比, 温度差越大, 热量传导越快; 反之, 则越慢. 开始阶段, 电极和其附近的上包层迅速升温, 由于上包层的阻挡, 使得芯区温度不能同时迅速升高, 这样芯区和电极(以及上包层)就出现一个较大的温度梯度, 使热量迅速传导. 待芯区温度逐渐升高, 芯区和电极温度差减小, 热量传递速度也就慢慢减小, 这样就出现了前快后慢的特点. 利用这个特点, 如果开始用大于发生 π 相移所需要的电流注入, 使温度迅速升高, 待升到所需要的温度时, 迅速将电流降到 π 相移所需电流, 以维持所需温度不变. 这样就可以避免升温后期的“慢升”阶段, 大大提高上升时间. 但这种做法的缺点是控制复杂, 而且容易引起温度过冲, 烧毁电极.

如图 8 所示, 由 BPM 计算可知, 结构 I 波导中的光场主要集中在中心及左右几 μm 的区间内, 由图 2(c) 可以看出这个区域内的温度变化小于 0.5K. 在光场集中的区域温度均衡是非常重要的, 因为温度的升高直接导致相位差的变化, 所以均衡的温度分布将有利于消光比的提高. 改善温度在芯区的均衡水平, 可以采用宽的电极, 使得更宽的芯区处于电极正下方, 而不是完全靠中心部分的热量传导来升温, 但是这样会使功耗增加. 图 5(b) 比较了一电极宽度分别为 10 μm 和 20 μm 时, 调制区的横向

温度分布. 可见, 采用 20 μm 宽的电极能改善横向温度分布, 但开关速度基本不变, 而功耗增加为 0.33W. 另一个更有效的办法就是在芯区两边刻绝热槽, 使得热量可以保存在芯区而不向外传递, 这将在后面详细讨论.




图 8 结构 I 波导芯区光场分布

Fig. 8 TE mode distribution in the waveguide with structure I

图 2(d) 表明, 温度梯度大都集中在 SiO_2 层, 尤其是上包层内. 厚的 SiO_2 不仅使热量的利用率降低, 也会因为热量难以“通过”而使芯区温度变化缓慢. 图 3 表明, 减小上包层 SiO_2 的厚度, 将提高开关的上升和下降速度. 表 1 表明, 随着上包层厚度的减小, 功耗也将略有减小. 上包层厚度为 2 μm 时, 开关上升、下降时间大于 35 μs , 功耗为 0.2605W; 1 μm 时为 20 μs 左右; 当厚度减小到 0.2 μm 时, 上升、下降时间降为 15 μs 左右, 功耗为 0.2505W. 这是由于升温时, 电极产生的热量要通过上包层传给芯层, 所以, 减小上包层厚度将使电极的热量更加迅速地传到芯区, 也减少了热量在上包层的聚集, 使热量的利用效率提高; 另外, 在散热过程中, 薄的包层显然也有利于热量的散发. 当上包层厚度大于 0.5 μm 时, 其厚度的减小对提高速度有明显作用, 但厚度减小到 0.5 μm 以后, 尤其是小于 0.2 μm 后, 作用就不明显了. 虽然上包层厚度的减小同时有利于速度的提高和功耗的降低, 但遗憾的是, 制作器件时, 上包层厚度一般都小于 0.5 μm , 且为了限制光场, 也不会将上包层厚度减得太小, 所以靠减小上包层厚度来提高速度和降低功耗的潜力并不是很大.

图 4 和表 2 表明, 埋层厚度的增加可以显著降低功耗, 但开关速度也会明显降低. 埋层厚度为 0.1 μm 时, 开关上升、下降时间分别为 6 μs 和 7 μs ; 埋层厚度增加到 1 μm 时, 开关上升、下降时间分别

上升为 $15\mu s$ 和 $17\mu s$. 厚的埋层可以很好地限制热量向衬底硅的传导, 使得热量主要向芯区两侧传递. 显然这样将提高热量的利用率, 起到降低功耗的作用; 但同时, 因为升温主要是由于电极加热, 通过上包层将热量传递给芯区, 所以加热功率的降低, 会使得开始加热升温的速度降低; 而厚的埋层也阻碍了降温阶段的散热, 所以降温速度也会减小, 综合来看, 开关的速度就下降了.

图 5(a) 表明, 电极宽度和长度的变化对开关的速度几乎没有影响. 表 4 则表明, 电极长度减小, 功耗几乎不变, 而宽度的增加将增加功耗. 另外, 从图 5(b) 可以看出, 电极宽度增加带来的一个好处是芯区附近的横向温度分布更加均匀, 这主要是因为加热宽度的增加. 这将使得通过芯区不同位置的光更加均匀地发生相位移, 改善消光比.

图 6 和表 4 表明, 刻槽可以显著降低功耗, 但开关速度也会明显降低. 由于槽很好地限制了热量向芯区两侧传导, 使得热量主要集中在芯区中心附近, 从而起到绝热的作用. 显然这样将提高热量的利用率, 使得电极加热功率大大降低; 但加热功率的降低, 会使得开始加热的速度降低; 而绝热的槽也严重地阻碍了降温阶段的散热, 所以降温速度也会减小, 因此, 开关的速度要明显下降. 当 D 为 $7\mu m$ 时, 开关上升、下降时间增加到 $40\mu s$ 和 $42\mu s$. 另外从图中可以看出, D 对功耗的影响比对速度的影响要大. 当 D 为 $10\mu m$ 和 $15\mu m$ 时, 开关时间略有减小, 但功耗增加到 $0.092W$ 和 $0.125W$. 从光学的角度来看, 这样的槽不仅仅是“绝热槽”, 而且可以挡住光不向两旁泄漏, 所以又是“挡光槽”. 在波导两侧或一侧刻槽是现在比较流行的做法, 但在实际使用中必须考虑开关速度降低的代价.

体硅结构开关没有上、下 SiO_2 阻挡热量传递, 在理论上使该类结构开关速度提高到了极限, 上升、

下降时间分别为 $5\mu s$ 和 $4\mu s$. 但体硅材料开关的功耗也会大大增加, 达到 $0.92W$.

5 总结

利用二维有限元法, 可以准确地模拟 SOI 热光型开关调制区加热时的温度场, 计算开关时间和功耗. 减小上包层、埋层 SiO_2 厚度和采用体硅材料结构, 都可以提高开关的速度, 但是除了减小上包层厚度能同时稍微降低功耗外, 其他方法均会使得功耗显著上升. 在波导旁刻槽能明显降低功耗, 但同时使得开关速度大大降低. 电极宽度和长度不影响开关速度, 宽度增加能提高芯区温度均匀性, 但是会增加开关功耗. 所以, 根据以上分析结果, 必须仔细地选择调制区结构参数, 以获得实际应用所需要的开关性能.

参考文献

- [1] Treyz G V. Silicon mach-zehnder waveguide interferometers operating at $1.3\mu m$. IEEE Trans Electron Lett, 1991, 27(2): 118
- [2] Wei Hongzhen, Yu Jinzhong, Liu Zhongli, et al. 2×2 multi-mode interference coupler with large tolerance. Chin Phys Lett, 2001, 18(2): 245
- [3] House A, Whiteman R, Kling L, et al. Silicon waveguide integrated optical switching with microsecond switching speed. OFC, 2003, 2: 449
- [4] Wang Xiaolong, Yan Qingfeng, Liu Jingwei, et al. SOI waveguides fabricated by wet-etching method. Chinese Journal of Semiconductors, 2003, 24(10): 1025
- [5] Fischer U, Zinke T, Schuppert B, et al. Single mode optical switches based on SOI waveguide with large cross-section. Electron Lett, 1994, 30(5): 406
- [6] Wu Chongshi. Method of mathematical physics. Beijing: Peking University Press, 1999(in Chinese) [吴崇试. 数学物理方法. 北京: 北京大学出版社, 1999]

Analyses of Relations between Modulating Area Structure and Switch Speed and Power Consumption of SOI Thermo-Optic Switch Based on Finite Element Method^{*}

Liu Jingwei, Wang Xiaolong, Chen Shaowu and Yu Jinzhong

(Center of Optoelectronics Research and Development, Institute of Semiconductors,
The Chinese Academy of Sciences, Beijing 100083, China)

Abstract: Two-dimensional finite element method is applied to simulate the temperature field of the modulating area. Meanwhile, switching time and power consumption are determined. The results show switches will exhibit faster switching speed and lower power consumption if the thickness of upper cladding layer is reduced. The increase of buried SiO₂ thickness or introduction of grooves on both sides of modulating area will result in the decrease of power consumption, however, switching time will increase. The change of electrode geometry size affects on switch characters weakly. Furthermore, if the switch is fabricated with body silicon system, the speed of switching will reach to 5μs, but the consumption will increase up to 0.92W.

Key words: finite element method; SOI thermo-optic switch; switching speed; power consumption

PACC: 1110W EEACC: 4270

Article ID: 0253-4177(2004)10-1324-07

* Project supported by National High Technology Research and Development Program of China(No. 2002AA312060), and State Key Development Program for Basic Research of China(No. G20000366)

Liu Jingwei male, was born in 1977, PhD candidate. His major research interest is integration of optoelectronics.

Received 26 October 2003, revised manuscript received 22 December 2003

©2004 The Chinese Institute of Electronics