

# 深亚微米 SOI 栅控混合管(GCHT) 的 准二维电流解析模型

黄 如 王阳元

(北京大学微电子所, 北京 100871)

**摘要:** 提出了深亚微米 SOI GCHT 电流模型。不同于普通 MOSFET 短沟模型的处理, 计及受栅电压及基极电压同时控制的可动电荷的影响, 采用准二维分析及抛物线近似, 求出沟道长度及漏端电压对源端表面势的影响, 较好地反映了电荷共享效应及 DIBL 效应, 并定量计算出与漏电压和栅电压同时相关的动态阈值电压漂移量。模型中同时考虑了速度饱和效应、迁移率下降效应和沟道长度调制效应等。该模型具有清晰的物理意义, 从理论上解释了 GCHT 具有较小的短沟效应及较高的阈值电压稳定性等物理现象。模型计算结果与数值模拟及实验结果吻合良好, 较好地描述了短沟 GCHT 的物理特性。

**关键词:** 栅控混合管; 解析模型; SOI; 深亚微米

**EEACC:** 2560B; 2560R; 2560Z; 2550

**中图分类号:** TN302    **文献标识码:** A    **文章编号:** 0253-4177(2000)05-0451-09

## Quasi-two Dimensional Analytical Model of Deep-Submicrometer SOI Gate Controlled Hybrid Transistor (GCHT)

HUANG Ru and WANG Yang-yuan

(Institute of Microelectronics, Peking University, Beijing 100871, China)

Received 8 March 1999, revised manuscript received 13 September 1999

**Abstract:** An analytical model for the SOI deep-submicrometer gate controlled hybrid transistor (GCHT), which exhibits dynamic threshold voltage, is presented for the first time in this paper. Unlike the models of conventional short-channel MOSFET, this model takes account of the mobile charges controlled by the gate voltage and the base voltage for a quasi-two-dimensional analysis of the potential distribution. Based on this model and the parabolic approximation, the surface potential is obtained, which is affected by the channel length and the drain voltage. The dynamic threshold voltage shift of the hybrid

transistor is figured out, with the charge sharing effect and DIBL effect being considered. In addition, this model is involved in the velocity saturation effect, mobility degradation effect and channel length modulation effect. The improved short-channel effect and a better threshold voltage stability of GCHT can be explained explicitly by this model. And the model predictions agrees with the numerical simulated results and experimental data very well in this model.

**Key words:** gate controlled hybrid transistor (GCHT); analytical model; SOI; submicrometer

EEACC: 2560B; 2560R; 2560Z; 2550

**Article ID:** 0253-4177(2000)05-00451-09

## 1 引言

随着集成电路对速度、功耗及集成度要求的不断提高,器件尺寸不断减小,深亚微米器件成为当今一大研究热点。薄膜全耗尽 SOI MOSFET 以其较为陡直的亚阈斜率,较高的器件跨导成为当前低压低功耗电路较理想的选择之一。进入深亚微米领域后,为减小短沟效应而采用的超薄 SOI MOSFET 将带来新的问题。例如,阈值电压难以调整;不易制备过薄且均匀性良好的硅膜;阈值电压及短沟效应对硅膜厚度的敏感度提高等等<sup>[1]</sup>。部分耗尽 SOI MOSFET 可以降低阈值电压对硅膜厚度的灵敏度,也可以通过调整沟道掺杂来控制阈值电压,但它在驱动能力及跨导方面失去了全耗尽 SOI MOSFET 的优势,不利于深亚微米器件性能的提高,而且两者均存在浮体效应<sup>[2]</sup>。

近年来提出的栅控混合管(GCHT)是一种结构与传统 MOSFET 类似、但工作于栅体相连特殊模式的器件<sup>[3-6]</sup>,改善了浮体效应,结合了全耗尽及部分耗尽 SOI MOSFET 的优点,是一种可与 SOI 技术形成良好组合的新型器件。GCHT 独特的工作模式使其短沟特性优于普通 MOSFET,为深亚微米器件的发展开辟了新的道路<sup>[7]</sup>。目前已提出了一些 GCHT 的理论模型<sup>[8-11]</sup>,但这些模型中均未考虑短沟效应,短沟 GCHT 的模型迄今还未见报道。

本文基于以前对 GCHT 工作机制的分析,首次提出了 GCHT 的短沟模型,考虑了二维效应对器件性能的影响。采用准二维分析方法,反映了 GCHT 中电荷共享及 DIBL 效应对器件性能的影响,同时考虑了速度饱和效应、迁移率下降效应及沟道长度调制效应等。有关二维效应的处理方法,格林函数法是求解二维泊松方程的较为精确的方法<sup>[12]</sup>,然而过于复杂。对于 GCHT,必须考虑可动电荷的影响,电势量出现在指数项中,如何求解这类问题仍是微分方程研究中的热点;进入深亚微米领域,沿沟道的表面势不再一致,常用的电荷共享经验处理方法<sup>[13]</sup>将引入较大的误差,而且无法精确模拟 DIBL 效应;采用几何等效方法来反映 DIBL 效应的影响对 GCHT 也不可行<sup>[14]</sup>;目前流行的深亚微米 MOSFET 的模型中,一般在不考虑可动电荷的情况下,由二维泊松方程出发,求出电势分布<sup>[15,16]</sup>,由此得到表面势公式以定义阈值电压( $\Psi = 2\Phi$ )处的电压,获得  $\Delta V_t$  值。对于 GCHT,临近阈值电压处,栅电压与基极电压控制的可动电荷不容忽视。有关 SOI 双栅器件的理论模型<sup>[17,18]</sup>,虽然考虑了可动电荷的影响,但模型要求垂直沟道方向的电势对称分布,而且仅讨论了一维情况。因此上述处理方法皆不适用于 GCHT。在求解二维泊松方程时,不同于目前的 MOS 模型,本文提出的模型计入了栅电压及基极电压同时控制的可动电荷,求出了沿沟道的表面势分布,并得到最低电势点,同时反映了沟道长度及漏端电压对亚阈特性的影响。在计算强反型区电流时,MOSFET 常用的阈值电压漂移量  $\Delta V_t$  的求解方法不再适用<sup>[15,16]</sup>。本文提出用电流量来表示电子浓度,再通过抛物线近似解出  $\Delta V_t$  值,从而导出强反型区电流。本文第2部分论述模型建立过程,第3部分进行模型计算结果验证及讨论,第4部分给出小结。

## 2 短沟 GCHT 的电流模型

为简单起见,本文分析以 npn SOI GCHT 为例,其结构如图1所示。基区可分为受栅影响的 I 区及不受

其影响的准中性 II 区<sup>[10, 11]</sup>. 在长沟 GCHT 模型的基础上, 考虑了短沟情况下的亚阈电流及短沟带来的阈值电压漂移对强反型电流的影响, 各工作区域的电流成分与长沟模型类似<sup>[11]</sup>, 以下将分别进行讨论.

## 2.1 亚阈区

由以前讨论可见, GCHT 的亚阈区电流主要由 I 区起主导作用. 下面先进行准二维分析及电势求解, 然后求解亚阈电流.

### 2.1.1 准二维分析及电势求解

假设: 1、沟道掺杂浓度均匀; 2、忽略体复合及 pn 结耗尽区中复合; 3、玻尔兹曼关系成立. 取中性体处为电势零点, 则电子浓度  $n$  及空穴浓度  $p$  可表示为<sup>[19]</sup>

$$n = \frac{n_i^2}{N_b} \exp((\varphi(x, y) + V(x, y))/\phi) \quad (1)$$

$$p = N_b \exp(-\varphi(x, y)/\phi) \quad (2)$$

其中  $\varphi(x, y)$  是静电势;  $V(x, y)$  是电子与空穴的准费米能级差. 由数值模拟结果可见, 在垂直栅的方向上, 准费米势基本一致, 因此  $V(x, y) \approx V(y)$ . 计及可动电荷的影响, 二维泊松方程可表示为

$$\frac{\partial^2 \varphi(x, y)}{\partial x^2} + \frac{\partial^2 \varphi(x, y)}{\partial y^2} = \frac{qN_b}{\epsilon_s} \left[ e^{\frac{\varphi(x, y) + V(y) - 2\phi_b}{\phi_t}} + 1 - e^{-\frac{\varphi(x, y)}{\phi_t}} \right] \quad (3)$$

其中等号左边第二项表示沿沟道方向的电场分布, 体现了电荷共享效应的影响. 从体内到表面对(3)式积分, 可得

$$\frac{1}{2} E_{sx}^2 + \frac{d^2 \varphi_s}{dy^2} (\varphi_s - \varphi_d) = \phi \frac{qN_b}{\epsilon_s} \left[ e^{\frac{\varphi_s - 2\phi_b + V(y)}{\phi_t}} - e^{\frac{\varphi_d - 2\phi_b + V(y)}{\phi_t}} + \frac{1}{\phi} (\varphi_s - \varphi_d) + e^{-\varphi_s/\phi_t} - e^{-\varphi_d/\phi_t} \right] \quad (4)$$

其中  $\varphi_d$  为耗尽区底部处的电势. 上式中假设在沟道某一点的纵向电场仅是  $x$  的函数; 由于表面电场最强, 而沿沟道方向的表面势并不一致, 因此横向电场梯度在纵向(垂直沟道方向)呈不均匀分布, 但呈线性变化, 这一条件一般能够满足, PISCES 结果也已证明了这一点. 因此为处理方便, 引入拟合参数  $\eta_1$ , 以反映这种不均匀性对(3)式积分结果的影响. 值得指出的是, 由于处理方法不同, 上式中的  $\eta_1$  因子, 与高斯箱方法中的  $\eta$  因子含义不同<sup>[15, 16, 20]</sup>, 取值一般也不同.

根据高斯定律, 沿垂直沟道方向的电场强度  $E_{sx}$  可表示为

$$E_{sx} = \frac{C_{ox}}{\epsilon_s} (V_{gb} - V_{fb} - \varphi_s) \quad (5)$$

对沿沟道方向的电势分布作抛物线近似, 则有

$$\varphi_s(y) = a_0(y) + a_1(y)y + a_2(y)y^2 \quad (6)$$

边界条件为:  $\varphi_s(y_{min}) = \varphi_{smin}$ ,  $\varphi_s(0) = V_{bi} - V_{be}$ ,  $\varphi_s(L) = V_{bi} - V_{bc}$ . 其中  $\varphi_{smin}$ ,  $y_{min}$  分别为沟道中的最低电势及其所在位置. 由  $\frac{d\varphi_s}{dy} = 0$  可得  $y_{min} = -a_1/2a_2$ . 将上述边界条件代入(6)式, 可得

$$\frac{d^2 \varphi_s}{dy^2} = 2a_2 = 2 \left[ \frac{V_{ce} + 2A + \sqrt{(V_{ce} + 2A)^2 - V_{ce}^2}}{L^2} \right] = G \quad (7a)$$

$$a_1 = -\frac{2A}{L} - \frac{2}{L} \sqrt{V_{ce}A + A^2} \quad (7b)$$

$$a_0 = V_{bi} - V_{be} \quad (7c)$$

其中  $A = V_{bi} - \varphi_{smin} - V_{be}$ ,  $V_{bi}$  为源体结/漏体结的内建势, 将式(5)及(7a)代入(4)式, 则有

$$V_{gb} - V_{fb} - \varphi_s = \gamma \left[ \phi e^{\frac{\varphi_s - 2\phi_b + V(y)}{\phi_t}} - \phi e^{-\frac{\phi_b}{\phi_t}} + \phi e^{-\frac{\varphi_d}{\phi_t}} - \phi e^{\frac{\varphi_d - 2\phi_b + V(y)}{\phi_t}} + \left[ 1 - \frac{2\epsilon_s}{qN_b} \frac{G}{\eta_1} \right] (\varphi_s - \varphi_d) \right]^{1/2} \quad (8)$$

其中右边最后一项同时反映了电荷共享效应及 DIBL 效应的影响. 由于源区重掺杂, 可认为在  $y_{min}$  处




图1 npn SOI GCHT 结构示意图

FIG. 1 Structure Diagram for npn SOI GCHT

$V(y_{\min}) = V_{be}$ , 这已为 PISCES 结果所证实. 采用二分法即可解出  $\varphi_{\min}$  及  $y_{\min}$ .

### 2.1.2 亚阈电流的求解

在求解短沟器件亚阈电流时, 同时考虑漂移分量与扩散分量, 电流密度  $J_n$  为<sup>[21]</sup>

$$J_n = -q\mu n \frac{\partial \phi_n}{\partial y} \quad (9)$$

其中

$$n = n_i \exp((\varphi - \phi_n)/\phi) \quad (10)$$

将式(9)沿沟道方向积分, 边界条件为:  $\phi_n(0) = V_{be} - \phi$ ,  $\phi_n(L) = V_{be} - \phi$ , 则有

$$J_n = \frac{q\mu n_i e^{\frac{-\phi_0 + V_{be}}{\phi_i}}}{L} \left( 1 - e^{-\frac{V_{ce}}{\phi_i}} \right) \int_0^L e^{-\frac{\varphi}{\phi_i}} dy \quad (11)$$

其中  $\mu$  为与掺杂水平有关的低场迁移率;  $L$  为沟道长度, 与基区宽度  $w_b$  对应. 由于电势在整个沟道厚度范围内仅变化  $\phi$ , 积分式中的  $\varphi$  可以用  $\varphi(y)$  代入, 而电子浓度与电势成指数关系, 电势剧烈变化部分对(11)式中的积分式起主要作用, 则有<sup>[22]</sup>

$$\int_0^L e^{-\frac{\varphi}{\phi_i}} dy \approx \int_0^{l_e} e^{-\frac{\varphi}{\phi_i}} dy \approx e^{-\frac{\varphi_{\min}}{\phi_i}} (L - l_e - l_c) \quad (12)$$

其中  $l_e, l_c$  分别为源体结、漏体结的耗尽区宽度. 将式(12)代入式(11), 假设迁移率沿沟道方向不变, 考虑电流层厚度随沟道位置的变化  $\left| \frac{\phi}{E_s} \right|$ , 则亚阈电流  $I_{sub}$  可表示为

$$I_{sub} = \frac{q\mu W \phi n_i e^{\frac{\varphi_{\min} - \phi_0 + V_{be}}{\phi_i}}}{(L - l_e - l_c)} \times \frac{\phi}{E_s} \left( 1 - e^{-\frac{V_{ce}}{\phi_i}} \right) \quad (13)$$

其中  $W$  为沟道宽度, 与基区长度  $z_b$  对应,  $\overline{E_s}$  为平均表面电场. 在有效沟道长度范围, 电流层由源到漏逐渐变窄, 并在漏耗尽区中展开. 由高斯定律, 可得

$$\overline{E_s} = \frac{E_{se} + E_{sc}}{2} = \frac{C_{ox}}{\epsilon_s} \left[ V_{gb} - V_{fb} - \frac{1}{2} (\varphi_e + \varphi_c) \right] \quad (14)$$

$\varphi_e, \varphi_c$  分别为源体结、漏体结耗尽区边缘的表面势.

$\varphi_e, l_e$  仍可用准二维方法求解. 对于式(6), 选取边界条件为:  $\varphi(l_e) = \varphi_e$ ,  $\varphi(0) = V_{bi} - V_{be}$ ,  $\varphi(L) = V_{bi} - V_{be}$ . 将此边界条件代入, 可得

$$\frac{d^2 \varphi}{dy^2} = 2a_2 = 2 \left[ \frac{V_{cel_e} - A_1 L}{L^2 l_e - l_e^2 L} \right] = G \quad (15)$$

其中  $A_1 = \varphi_e - V_{bi} + V_{be}$ ,  $l_e$  可用下式表示<sup>[21]</sup>

$$l_e = \frac{V_{bi} - \varphi_e - V_{be}}{E_{effe}} \quad (16a)$$

$$E_{effe} = \sqrt{\frac{qN_b(V_{bi} - \varphi_e - V_{be})}{2\epsilon_s}} + k_1 \frac{\epsilon_{ox}}{\epsilon_s} \times \frac{V_{gb} - V_{fb} - \varphi_e}{t_{ox}} + k_2 \frac{\epsilon_{ox}}{\epsilon_s} \times \frac{V_{bi} - V_{be} - V_{gb} - V_{fb}}{t_{ox}} \quad (16b)$$

将式(5)、(15)、(16)代入(4)式, 则得到与式(8)相同的方程, 采用上述方法即可求解出  $\varphi_e$  及  $l_e$ . 将(16)式中  $V_{be}$  换成  $V_{bc}$ ,  $\varphi_e$  及  $l_e$  可通过类似方法获得.

结合式(5)、(7)、(8)、(13)、(14)及(15)及(16), 可计算出短沟 GCHT 的亚阈电流, 由(13)式可以看出, 亚阈区的沟道长度调制效应已予以考虑.

### 2.2 强反型区

强反型区电流包括 I 区电流及 II 区电流, 下面我们分别进行推导.

#### 2.2.1 II 区电流

短沟器件的强反型区电流, 需考虑二维效应引起的阈值电压漂移量  $\Delta V_t$ . 对于 GCHT, 其强反型起点一般不对应于表面势  $2\phi$ <sup>[10, 11]</sup>, 必须考虑可动电荷的影响, 深亚微米 MOSFET 的  $\Delta V_t$  常用推导方法不再适

用。本文电子浓度用电流来表示,由此求出  $\Delta V_t$  的表达式,再通过抛物线近似解出  $\Delta V_t$  的值。

短沟情况下,电场分布的不均匀性显著,假设强反型区电流主要是漂移电流,则漏端电流  $I_{ln} = WQ_nv$ ,其中  $v$  是电子漂移速度,  $Q_n$  则可表示为  $I_{ln}/W\mu E_s$ ,采用高斯箱方法<sup>[15, 16, 20]</sup>,有

$$\frac{\epsilon_s x_{dep}}{\eta} \times \frac{\partial E_s(y)}{\partial y} + C_{ox}(V_{gb} - V_{fb} - Q(y)) = qN_b x_{dep} + \frac{I_{ln}}{W\mu_n E_s} \quad (17)$$

式中 左边第一项代表沿沟道方向流入高斯箱的净电通量;第二项代表沿垂直沟道方向流入高斯箱的电通量;右边代表高斯箱中的总电荷量。其中  $E_s$  为横向表面电场,  $x_{dep} = \sqrt{\frac{2\epsilon_s Q_0}{qN_b}}$  为栅下耗尽区宽度,  $Q_0$  为长沟情况下的表面势,可由一维泊松方程求得<sup>[10]</sup>。式中  $\eta$  因子的取值与亚阈区不同,  $\eta$  与硅膜厚度及掺杂浓度关系不大<sup>[15, 16, 20]</sup>,随漏端电压增大而增大。整理(17)式,可得

$$I_{ln} = W\mu_n Q_n E_s = W\mu_n C_{ox} \left[ V_{gb} - V_{fb} - Q(y) - \frac{qN_b x_{dep}}{C_{ox}} + \frac{\epsilon_s x_{dep}}{\eta C_{ox}} \times \frac{\partial E_s(y)}{\partial y} \right] E_s \quad (18)$$

与长沟情况相比,  $Q_n$  表达式中多了一项,则  $\Delta V_t$  可表示为

$$\Delta V_t = - \frac{\epsilon_s x_{dep}}{C_{ox} \eta} \times \frac{\partial E_s(y)}{\partial y} = - \frac{\epsilon_s x_{dep}}{C_{ox} \eta} \times \frac{d^2 Q(y)}{dy^2} \quad (19)$$

上式中的微分项可用抛物线近似求得,将(19)式代入即可获得  $\Delta V_t$  的值。可见  $\Delta V_t$  不仅与沟道长度、漏端电压有关,也与栅电压关联,也就是说,与阈值电压类似,GCHT 的  $\Delta V_t$  也呈现动态特性。

与长沟情况处理方法相同<sup>[11]</sup>,将(19)式代入(18)式,并沿沟道方向积分,可求得线性区的漏端电流为

$$I_{ln} = \frac{W}{L} \times \frac{\mu_{eff}}{1 + V_{ce}/(E_{sat}L)} C_{ox} \left[ (V_g - V_t - \Delta V_t) V_{ce} - \frac{1}{2} \left| 1 + \frac{\theta Y}{2 \sqrt{Q_0}} + \frac{\theta \lambda}{2 \sqrt{Q_0}} \right| V_{ce}^2 \right] \quad (20)$$

其中  $Y(Y = \sqrt{2q\epsilon_s N_b/C_{ox}})$  为体系数,  $V_t = 2\phi_b + \xi\phi_b + V_{fb} + Y\sqrt{2\phi_b + \xi\phi_b - V_{be}}$ ,  $\xi$  的定义参见文献[11];  $\theta = 1 - (a_1 + a_2 Q_0)$ ,  $a_1$  为 1.41,  $a_2$  为 0.43;  $\lambda = \frac{\epsilon_s \sqrt{2\epsilon_s} G}{\eta C_{ox}}$ 。

有效迁移率  $\mu_{eff}$  考虑纵向场的影响,可用下式求出<sup>[23]</sup>

$$\mu_{eff} = \frac{\mu(N)}{1 + 2.5 \times 10^{-6} C_{ox} D / 2\epsilon_s} \quad (21)$$

其中

$$D = V_{be} - V_t - \Delta V_t + 2Y\sqrt{2Q_0} - \frac{1}{2} \left| 1 - \frac{\theta Y}{2 \sqrt{Q_0}} - \frac{\theta \lambda}{2 \sqrt{Q_0}} \right| V_{ce}$$

随着漏端电压的增大,器件特性将因载流子速度饱和而进入饱和区。与 MOSFET 处理方法类似,可推得饱和电压为<sup>[24]</sup>

$$V_{cesat} = \frac{E_{sat}L(V_g - V_t - \Delta V_t)}{\left| 1 + \frac{\theta Y}{2 \sqrt{Q_0}} + \frac{\theta \lambda}{2 \sqrt{Q_0}} \right| E_{sat}L + V_g - V_t - \Delta V_t} \quad (22)$$

将此式代入(20)式,即可求得饱和区电流  $I_{lnsat}$ 。

在强反型区,由于速度饱和引起电流饱和,饱和区长度随漏源电压增大而增大,导致沟道长度缩小。下面对沟道长度调制效应给予讨论。

在 GCHT 中,由于基极电压的存在,与速度饱和对沟道长度的影响相比,源漏耗尽区的影响较小,可予以忽略。在漏端速度饱和区中选择一高斯箱,如图2所示。采用准二维方法求解饱和区长度<sup>[25, 26]</sup>。假设:漏结为突变结;耗尽区宽度沿沟道方向一致;在速度饱和区中电流扩展,认为电流层厚度为硅膜厚度,则有

$$E_{sat}t_{Si} + E(y')t_{Si} + \frac{C_{ox}}{\epsilon_s} \int E_{ox}(0, k) dk = \frac{qN_b}{\epsilon_s} t_{Si}y' + \frac{qN_m}{\epsilon_s} t_{Si}y' \quad (23)$$

其中  $E(y')$  是沿沟道方向  $y'$  处的电场;  $E_{ox}(0, k)$  是栅氧层处的电场;  $N_m$  是可动电荷密度。根据高斯定律及沟道中速度饱和起始点的边界条件,由(23)可求得饱和区长度  $l_{sat}$  为




图2 高斯箱示意图

FIG. 2 Diagram of Gauss-Box

$$l_{sat} = l \ln \left[ \frac{V_{ce} - V_{cesat}}{E_{sat}} + \sqrt{\left( \frac{V_{ce} - V_{cesat}}{l E_{sat}} \right)^2 + l} \right] \quad (24)$$

其中  $l = \sqrt{\frac{\epsilon_0}{\eta \epsilon_{ox} t_{ox} l_{Si}}}$  可定义为 GCHT 的特征长度,  $\eta$  是反映横向电场在纵向分布的参数. 式 (24) 与 (22) 联立, 即可解出饱和区长度. 将  $(L - l_{sat})$  代替饱和电流计算式中的  $L$ , 则可求出考虑到沟道长度调制效应的饱和区电流  $I'_{Insat}$  为

$$I'_{Insat} = I_{Insat} \frac{V_{cesat} + E_{sat} L}{V_{cesat} + E_{sat} (L - l_{sat})} \quad (25)$$

### 2.2.2 III区电流

SOI 器件中, 基区宽度一般大于硅膜厚度, II 区电子电流可看作纯横向 BJT 电流. 在短沟情况下, II 区电流受基区宽度调制效应的影响, 忽略结形状的影响, 则有<sup>[19]</sup>

$$I_2 = \frac{q D_n (n_e - n_c) z_{bSi}}{w_{beff}} \quad (26)$$

其中  $w_{beff}$  为去除发射结及集电结耗尽区宽度后的实际中性基区宽度,  $n_e, n_c$  需采用任意注入水平下的浓度:

$$n_e = \frac{N_b}{2} \left| \sqrt{1 + 4 \left( \frac{n_i}{N_b} \right)^2 \exp \left( \frac{V_{be}}{\phi} \right)} - 1 \right|$$

$$n_c = \frac{N_b}{2} \left| \sqrt{1 + 4 \left( \frac{n_i}{N_b} \right)^2 \exp \left( \frac{V_{bc}}{\phi} \right)} - 1 \right|$$

## 3 模拟结果及讨论

短沟效应主要指低漏压下的电荷共享效应及 DIBL 效应, 图3(a) 反映了不同栅电压(基极电压)下, 最低表面势的增加量  $\Delta\varphi$  与沟道长度的关系, 其中  $\Delta\varphi$  指短沟器件的最低表面势与长沟表面势( $\varphi_0$ )之差, 其直接反映了短沟效应的影响. 图3(b) 则描述了在不同栅电压(基极电压)下的  $\Delta\varphi$  与漏端电压之间的关系. 由图3(a) 和(b) 可以清楚地看出: (1) 随着沟道长度的减小, MOSFET 的  $\Delta\varphi$  值急剧增大, 而 GCHT 的表面势变化相对较小. 而且随着基极电压的增大, GCHT 的这种优势更为明显; (2) 对于 GCHT, 随着栅电压的增加, 表面势减小的同时, 表面势的变化量也减小; 而 MOSFET 的表面势变化趋势则恰好相反; (3) GCHT 的表面势随漏电压的变化远低于 MOSFET.

因此, GCHT 的  $d^2\varphi/dy^2, x_{dep}$  值均将小于 MOSFET, 从而使得其阈值电压的漂移量大大减小. 上述结果说明我们的理论计算结果与预期相同. 短沟 GCHT 的性能优于 MOSFET, 可从以下几方面进行解释: (1) 随着栅电压(基极电压)的增大, 表面势降低<sup>[10]</sup>, 引起耗尽区宽度的减小, 相当于体硅 MOSFET 中结深的减小及全耗尽 MOSFET 中硅膜厚度的减小, 可以降低短沟效应; (2) 由于正基极电压的存在, 源漏耗尽区宽度都降低, 短沟器件的有效栅长比 MOSFET 大; (3) 短沟 GCHT 中, 源漏末端二维电势分布引起的电容增大量远低于 MOSFET; (4) 正基极电压的引入使源漏对沟道的影响程度降低, 有效耗尽区电荷增大, 栅控制能力提高; (5) 由于无背沟沟漏电的影响, GCHT 的亚阈特性优于全耗尽 MOSFET.

下面我们利用数值模拟结果及实验结果对提出的短沟模型进行验证. 由前面讨论可见, 亚阈电流的求解中仅有  $\eta_l$  因子需要确定, 通过对大量 PISCES 结果中的亚阈电流拟合, 可得  $\eta_l$  在 2.2—4 之间, 而且  $\eta_l$  因子受漏端电压影响较小. 高斯箱方法中的  $\eta$  因子则通过对强反型电流拟合可以获得, 在较大漏端电压下一般为 1.1—1.8 之间. 在计算输出特性时, 假设  $\eta$  与漏端电压成线性关系, 提取零次项及一次项系数:  $q_1$  及  $q_2$ .



图3(a) 最低表面势的增加量  $\Delta\Phi$  与沟道长度的关系; 图中实线  $V_g(V_{be}) = 0.4\text{V}$ , 虚线  $V_g(V_{be}) = 0.5\text{V}$ 图3(b) 在不同基极电压(栅电压)下的  $\Delta\Phi$  与漏电压之间的关系; 图中实线  $V_g(V_{be}) = 0.4\text{V}$ , 虚线  $V_g(V_{be}) = 0.6\text{V}$ , 点线  $V_g(V_{be}) = 0.8\text{V}$ 

FIG. 3(a) Increment  $\Delta\Phi$  of Minimum Surface Potential Versus Channel Length  
 (b)  $\Delta\Phi$  at Different Base Voltage (Gate Voltage) Versus Drain Voltage

图4、图5中计算结果与 PISCES 结果对比时, 不再分别对各种器件提取  $\eta$  及  $\eta_i$ , 采用基本相同的  $\eta$  及  $\eta_i$  因子计算, 反映两者吻合情况. 选取  $\eta_i = 2.42$ ,  $\eta = 1.3$ . 图4(a)、(b) 给出了不同参数器件的转移特性计



(a) 实线: PISECS 结果, 点: 本模型

(b) 实线: PISECS 结果, 点: 本模型

图4 不同参数器件的转移特性计算结果与 PISCES 结果对比( $V_{ce} = 1.5\text{V}$ ,  $t_{si} = 166\text{nm}$ )  
(各器件参数依次为掺杂浓度、栅氧厚度、沟道长度)

FIG. 4 Transfer Characteristics from this Model (Points) and PISCES Simulation  
 (Solid Line) for Different Devices

算结果与 PISCES 结果, 图5是不同漏端电压下的转移特性曲线, 其中实线是 PISCES 结果, 圆点( $\cdot$ )是计算结果. 可见两者吻合较好, 说明模型较好地反映了掺杂浓度、栅氧厚度、沟道长度及漏端电压的影响, 良好地刻划出深亚微米 GCHT 器件的特性, 对亚微米器件特性也给出了较正确的描述.

图6是短沟模型与 PISCES 对不同参数器件的输出特性的模拟结果( $V_{be} = 0.65\text{V}$ ). 选取  $a_1 = 0.5$ ,  $a_2 = 0.65$ , 可见两者基本吻合. 短沟情况下的沟道长度调制效应得到了真实的体现, 栅氧化层厚度、沟道掺杂浓度及沟道长度对电流值及饱和电压值的影响也得到了反映.

为进一步验证本模型, 我们还将模型计算结果与实验结果进行了对比, 如图7所示. 样品制备请参见文




图5 不同漏端电压下的转移特性计算结果  
与 PISCES 结果  
(实线: PISCES 结果, ● 计算结果;  
漏端电压依次为 0.05V,  
0.5V, 1.0V, 1.5V, 2V, 3V, 4V)

FIG. 5 Transfer Characteristics from this Model  
(Points) and PISCES Simulation (Solid Line) at  
Different Drain Voltages

献[27], 器件参数为:  $t_{\text{Si}} = 166 \text{ nm}$ ,  $t_{\text{ox}} = 23.5 \text{ nm}$ ,  $z_b = 10 \mu\text{m}$ , 沟道掺杂浓度、沟道长度(基区宽度)可通过对应的 MOSFET 提取, 得到  $N_b = 9.1 \times 10^{16} \text{ cm}^{-3}$ ,  $w_b = 0.4 \mu\text{m}$ . 采用前面所述方法, 提取得到  $\eta_1 = 2.4$ ,  $\eta_2 = 1.3$ . 由图7可以看出, 模型计算结果与实验数据基本吻合.




图7 器件输出特性的计算结果与实验结果对比  
(实线: 实验结果, 点: 本模型)

FIG. 7 Comparison of Output Characteristics from This Model (Solid Line) and Experiments (Points)

提出用电流来表示电子浓度, 再通过抛物线近似解出与漏电压及栅电压同时相关的动态  $\Delta V_t$  值, 导出强反型区电流. 处理方法简单, 物理意义清晰. 模型同时包括速度饱和效应、迁移率下降效应、沟道长度调制效应等. 本模型得到了数值模拟结果及实验结果的良好验证, 正确地描述了深亚微米 GCHT 的物理特性. 本




图6 不同器件输出特性的计算结果与  
PISCES 结果( $t_{\text{Si}} = 166 \text{ nm}$ )  
(实线: PISCES 结果, 虚线: 本模型)

FIG. 6 Output Characteristics from This Model  
(Points) and PISCES Simulation (Solid Line) for  
Different Devices

综上所述, 短沟 GCHT 的基本特性用本文提出的模型可以基本体现, 在今后将继续开发全区连续性 GCHT 的短沟模型.

## 4 结论

本文基于对 GCHT 工作机制的分析, 首次提出了深亚微米 GCHT 的电流模型. 不同于短沟 MOSFET 常用处理方法, 本模型在求解二维泊松方程时, 考虑同时受栅电压及基极电压影响的可动电荷, 采用抛物线近似, 求出了沿沟道的表面势分布, 并由此得到了 GCHT 沟道中的最低电势点; 模型同时反映了沟道长度及漏端电压对亚阈特性的影响. 亚阈电流求解中同时考虑了电流的扩散分量及漂移分量. 在计算强反型区电流时, MOSFET 常用的阈值电压漂移量  $\Delta V_t$  的求解方法不再适用, 本文

模型同时适用于  $V_{gb} \neq 0$ , 体接任意偏置的情况.

## 参 考 文 献

- [ 1 ] Lisa T. Su., Int. Conf. Solid State Devices and Materials(SSDM), Osaka, Japan, Aug., 1995: 542—544.
- [ 2 ] J. P. Colinge, Silicon-On-Insulator Technology: Materials to VLSI, Kluwer Academic Pub., 1991.
- [ 3 ] J. P. Colinge, IEEE Trans. Electron Devices, 1987, **34**: 845—851.
- [ 4 ] S. A. Parke, C. Hu and P. K. Ko, IEEE International SOI Conf., 1992: 82—83.
- [ 5 ] F. Assaderaghi, D. Sinitsky, S. A. Parke, J. Bokor, P. K. Ko and C. Hu, IEEE Trans. Electron Devices, 1997, **ED-44**: 414—421.
- [ 6 ] R. Huang, X. Zhang and Y. Y. Wang, IEEE Trans. on Electron Devices, 1998, **45**: 2079—2081.
- [ 7 ] R. Huang and Y. Y. Wang, International Journal of Electronics, 1999, **86**(6): 685—698.
- [ 8 ] T. H. Huang and M. J. Chen, Solid State Electronics, 1995, **38**: 115—120.
- [ 9 ] K. Joardar, IEEE Trans. Electronic Devices, 1994, **41**: 373—382.
- [ 10 ] R. Huang, Y. Y. Wang, R. Q. Han, Solid State Electronics, 1996, **39**: 1816—1818.
- [ 11 ] 黄如, 王阳元, 韩汝琦, 半导体学报, 1997, **18**(12): 894—900[ HUANG Ru, WANG Yangyuan and HAN Ruqi, Chinese Journal of Semiconductors, 1997, **18**(3): 894—900(in Chinese)].
- [ 12 ] C. S. Hou and C. Y. Wu, IEEE Trans. Electron Devices, 1995, **42**(12): 2156—2161.
- [ 13 ] T. A. DeMassa and H. S. Chien, Solid State Electronics, 1986, **29**: 409—419.
- [ 14 ] T. A. Fjeldly and M. Shur., IEEE Trans. Electron Devices, 1993, **40**(1): 137—145.
- [ 15 ] Z. H. Liu, C. Hu, J. H. Huang, T. Y. Chan, M. C. Jeng, P. K. Ko and Y. C. Cheng, IEEE Trans. Electron Devices, 1993, **40**(1): 86—94.
- [ 16 ] S. R. Banna, P. C. H. Chan, P. K. Ko, C. T. Nguyen and M. Chan, IEEE Trans. Electron Devices, 1995, **42**: 1949—1955.
- [ 17 ] Y. S. Chang and S. S. Li., Solid-State Electronics, 1996, **39**(7): 991—997.
- [ 18 ] B. Francis, A. Terao, D. Flanderts and F. Vande Wiele, Solid-State Electronics, 1995, **38**(1): 171—176.
- [ 19 ] S. M. Sze, Semiconductor Devices: Physics and Technology, John Wiley & Sons, 1985.
- [ 20 ] K. W. Terrill, C. Hu and P. K. Ko, IEEE Electron Device Lett., 1984, **EDL-5**(11): 440—446.
- [ 21 ] T. C. Hsiao and J. C. S. Woo., IEEE Trans. Electron Devices, 1995, **42**: 1120—1124.
- [ 22 ] D. R. Poole and D. L. Kwong, IEEE Electron Devices Lett., 1986, **EDL-7**: 340—343.
- [ 23 ] Y. P. Tsividis, "Operation and modeling of the MOS transistors", New York: McGraw-Hill, 1987.
- [ 24 ] C. G. Sodini, P. K. Ko and J. L. Moll, IEEE Trans. Electron Devices, 1984, **31**(10): 1386.
- [ 25 ] P. K. Ko, Ph. D. Thesis, University of California, Berkeley, 1982.
- [ 26 ] M. EL-Banna and M. A. EL-Nokali, IEEE Trans. Electron Devices, 1989, **36**(5): 979—986.
- [ 27 ] 黄如, 张兴, 李映雪, 王阳元, 半导体学报, 1997, **18**(11): 855—860[ HUANG Ru, ZHANG Xing, LI Yingxue and WANG Yangyuan, Chinese Journal of Semiconductors, 1997, **18**(11): 855—860(in Chinese)].
- [ 28 ] N. Arora, "MOSFET models for VLSI circuit simulation-theory and practice", New York/Vienna: Springer-Verlag, 1993.