

集成肖特基逻辑 (ISL)*

杨大炎 许 平
(陕西微电子学研究所)

荷兰 Philips 于 1978 年在 C³L 的基础上提出了集成肖特基逻辑^[1-3]。我们于 1979 年 7 月研制的 ISL 器件结构如图 1, 其等效线路如图 2。




图 1 ISL 门结构图




图 2 ISL 门等效线路图

由图可见, ISL 门的反相驱动管是标准工艺正向工作管。它具有大的 β 值和高的 f_T 。门的多扇出是由多个 Al-Si 肖特基二极管来互相隔离。因此, ISL 就具有 I²L 一样的逻辑功能。同时, 此二极管提高了门的输出低电平, 即降低了门的逻辑摆幅。ISL 门由侧边扩散 P₁-N₁P₂ 管(它的基区宽度不能小于 $3\mu\text{m}$)和纵向寄生 P₁N₁P-管(它的基区宽度由外延层厚度和扩硼结深决定, 它可小于 $1.5\mu\text{m}$)综合钳位。因此, 复合钳位 PNP 管在门通导时减少了门驱动管 NPN 的饱和存储电荷。而且在通导的瞬间泄放了过驱动的基极电流。当门关断瞬间, 门驱动管 NPN 收集结存储电荷和基区存储电荷不但分别通过负载泄放和基极抽出。更重要的是这些电荷还直接由钳位 PNP 管泄放。这样大大地提高了门的速度。和 I²L 一样, 每级门都由 PNP 电流源供电。此 PNP 电流源管全部在一个隔离岛上, 它的基区通过 Al-Si 肖特基二极管接地。

我们采用 $2.8-3.2\mu$ 的薄外延层, PN 结对通隔离的简单的双极工艺。光刻套刻精度 4μ 。依 15 级闭环振荡测量每级门速度。

研制结果表明, 每级门在 $1-1.3\text{mA}$ 电流下, 最小平均延迟时间 t_{pd} 为 2.66ns , 如图

* 1980 年 3 月 7 日收到。




图3 ISL 门布局图

4. 速度功率积和工作电流关系如图5. ISL 的速度比初期的 I²L 快 5~10 倍. 每级门工




图4 ISL 每级门平均延迟时间和工作电流关系




图5 ISL 每级门速度功率积和工作电流关系

作电流小到 30nA 以下或大到 2mA 时,都能正常工作. 它的范围在四个数量级以上,见表1. 其速度功耗积在 0.43~3.2PJ 之间. 可见,在简单双极工艺下, ISL 较好地解决了速度和功耗的矛盾,它是一种实用的高速电路.

ISL 门输出的逻辑摆幅为 210mV 左右. 它由 NPN-PNP 钳位复合管的饱和压降 V_{ces} 和 Al-Si 肖特基二极管正向压降 V_f 之和决定.

表1 ISL 门小电流工作状态

每级门工作电流 (nA)	29.4	60	100	200
输出幅度 (mV)	60—70	80—90	120—150	190—220

从 ISL 的结构可看到,其逻辑部件的输出级只需取消 Al-Si 肖特基,则十分简便地实现各部件之间接口匹配. 而且其负载能力很强. ECL、TTL 或 I²L 等讯号可直接送入 ISL 部件.

我们研制的 ISL 电路,同时兼有小功率 TTL 和 I²L 的优点. 它工艺操作简单,附加综合钳位. 门驱动管正常使用,增益范围很宽, f_T 很高. 其增加扇出头不象 I²L 那样影响速度和负载能力. 所以 ISL 具有速度快,功耗低,工作电流范围广,负载能力强等优点. 又易和 TTL, ECL 或 I²L 等其它逻辑电路接口匹配. 在同一芯片内也很简便地和那些逻辑电路一起制作.

表 2 ISL 门的工作状态

每级门的工作电流 (μA)	0.2	1	10	100	500	1000
每级门的平均延迟时间 $t_{pd}(\text{ns})$	3300	840	92	10.5	3.4	2.66
每级门的速度功率积 (PJ)	0.43	0.64	0.95	1.05	1.97	3.19

ISL 需要隔离。为实现 PNP 有效钳位, 门的基区与隔离墙间距按标准电流源 PNP 管的基区宽度而定。我们用 6μ 。在相同光刻精度下, 同样逻辑功能的 ISL 面积比 I²L 约大 30% 左右。ISL 每级门的发射极要接地; 每个电流源 PNP 要接各自门的基极; 全部电流源 PNP 管的基区要接肖特基参考电位。因此, ISL 的布线比 I²L 困难。最好采用多层布线。我们认为, ISL 较适于高速, 低功耗, 大驱动能力的中、大规模电路。

参加工作的有刘佑宝、章定康、王百年、蔡淑芹、赵秀朵等同志。

参 考 文 献

- [1] *Electronics* **51**, No. 12, p. 41 (1978).
- [2] Lohstroh, J., *IEEE Solid-State Circuits*, **SC-14**, 585 (1979).
- [3] Capece, R. P., *Electronics*, **52**, No. 19, p. 109 (1979).

INTEGRATED SCHOTTKY LOGIC (ISL)

Yang Dayan and Xu Ping

(Shaanxi Microelectronics Research Institute)