

低功耗、高电源抑制比基准电压源的设计*

应建华[†] 陈嘉 王洁

(华中科技大学电子科学与技术系, 武汉 430074)

摘要: 提出一种新颖的自偏置有源负载放大器,设计构成了低功耗、高电源抑制比的基准电压源,并对基准电压源的低频电源抑制比和自偏置有源负载放大器的开环增益进行了分析.此基准电压源已用于一款电源管理芯片中,在德国 XFAB 公司 XB06 工艺上流片实现,芯片实测结果基准电压为 1.206V,静态电流为 6 μ A,温度系数为 40ppm/ $^{\circ}$ C,低频电源抑制比为 85dB.

关键词: 基准电压源; 低功耗; 电源抑制比; 自偏置有源负载放大器

EEACC: 1205; 1290

中图分类号: TN43

文献标识码: A

文章编号: 0253-4177(2007)06-0975-05

1 引言

带隙基准源由于其低温度系数的特性,被广泛应用于各种模拟和混合信号电路系统中,例如电源管理芯片中集成一个片内电压基准源是不可缺少的.为了延长便携式电子产品中锂电池的使用时间,对产品待机功耗的要求越来越高.电源管理芯片作为便携式电子产品的供电核心,对其自身待机功耗的要求也越来越苛刻.当产品处于待机时,一些电源管理芯片的片内电压基准源仍然要正常工作,例如 LDO, PFM 型 DC/DC 转换器,锂电池充电管理芯片等,因此为了降低产品待机功耗,就要减少片内电压基准源的工作电流;同时产品工作的电源电压范围较宽.设计低功耗、高电源抑制比的电压基准源就是对模拟设计师的一项挑战.

本文提出一种新颖的自偏置有源负载放大器,实现了低功耗、高电源抑制比的电压基准源,此结构与其他实现高电源抑制比的方法^[1,2]相比,在获得高电源抑制比的同时减少了电压基准源的电流支路,因此可以做到更低的功耗.此电压基准源已经应用于一款电源管理芯片中,并在德国 XFAB 公司 XB06 工艺上流片实现.

2 典型的基准电压源电路

利用双极型晶体管 V_{BE} 电压的负温度系数和不同电流密度偏置下两个双极晶体管电压差 ΔV_{BE} 产生的正温度系数特性,可以获得低温度系数基准电

压源,电路如图 1 所示.其中 T1, T2 是 VNP 结构的双极型晶体管;放大器 A 形成负反馈从而稳定基准电压源的工作状态; R_x 是可修调电阻, R_3 用于补偿基极电流对 PTAT 电流的影响^[3], $R_1 = R_4$, R_2 和 R_5 用于产生 PTAT 电流: $I_{PTAT} = \ln m \times V_T / (R_2 + R_5)$, 其中 m 是 T2 与 T1 的发射极面积之比; R_2 和 R_5 分别位于两条电流支路上,作用是使 T1 和 T2 的 V_{CE} 电压相等,从而消除厄利电压 V_A 对 PTAT 电流的影响.




图 1 典型的基准电压源电路原理图
Fig. 1 Basic bandgap reference

* 湖北省信息产业专项资金资助项目(批准号:05060)

[†] 通信作者. Email: jhying@hust.edu.cn

2006-11-21 收到, 2006-12-18 定稿




图 2 电压基准源的结构图

Fig. 2 Signal flow graph of bandgap reference

根据分析可得:

$$V_{\text{ref}} = V_{\text{BET1}} + \ln m \times V_{\text{T}}(R_1 + 2R_x)/(R_2 + R_5) \quad (1)$$

从图 1 可知,使基准电压源正常工作的最小电源电压为:

$$V_{\text{ccmin}} = V_{\text{ref}} + V_{\text{GSMI}} + V_{\text{OD}} \quad (2)$$

其中 V_{OD} 是与放大器 A 有关的过驱动电压,约等于 0.3V; M1 采用隔离 nMOS 器件,从而 M1 的源级和背栅可以接在一起,消除了体效应.本次设计中 V_{GSMI} 约等于 0.8V, V_{ref} 约等于 1.2V,所以当电源电压为 2.3V 时,基准电压源就能正常工作,满足便携式产品中锂电池的供电范围 2.4~4.2V.

3 电源抑制比的分析

电源管理芯片的输入电压范围较宽,为了保证芯片工作的稳定性和一致性,要求片内电压基准源对电源电压的变化不敏感,因此要设计高电压抑制比的电压基准源以满足系统性能.电压基准源的高频电压抑制比可以通过加滤波电容来改善^[4],而低频电压抑制比主要与电压基准源的电路设计有关,所以有必要对电压基准源的低频电压抑制比进行计算分析^[5-7].

本次设计的电压基准源信号结构图如图 2 所示,包括运算放大器和基准源核两部分,其中 $A_1(s)$ 是 V_{cc} 到放大器 A 输出的传函; $A_2(s)$ 是 V_{cc} 到电压基准源输出 V_{ref} 的传函; $A_3(s)$ 是放大器 A 的输出到电压基准源输出 V_{ref} 的传函; $A_4(s)$ 是电压基准源的输出 V_{ref} 到放大器 A 输入的传函; $A_5(s)$ 是放大器 A 的开环传函.由分析可知:

$$V_{\text{ref}}/V_{\text{cc}} = [A_1(s) + A_2(s)/A_3(s)]A_3(s)/[1 + A_3(s)A_4(s)A_5(s)] \quad (3)$$

通过参数的优化可以得到在低频范围内 $A_2(0)$ 约等




图 3 电压基准源的电路图

Fig. 3 Schematic of bandgap reference

于 0, $A_3(0)$ 约等于 1, $A_4(0)$ 约等于 1, $A_1(0)$ 和 $A_5(0)$ 的值是与放大器 A 结构相关的.化简(3)式可得电压基准源低频电压抑制比:

$$\text{PSRR}(0) = V_{\text{cc}}/V_{\text{ref}} = [1 + A_5(0)]/A_1(0) \approx A_5(0)/A_1(0) \quad (4)$$

从(4)式可知,要提高低频电压抑制比就需要设计高开环增益和高电压抑制比的放大器 A(即 $A_5(0)$ 要大, $A_1(0)$ 要小),所以放大器 A 就是本次设计高电压抑制比电压基准源的关键.

4 自偏置有源负载放大器的设计

包含一般放大器的电压基准源电路如图 3 所示(未包括启动电路和补偿网络),其中 T3 和 T4 是放大器的输入对管,用双极型晶体管做放大器的输入可以降低放大器的噪声,减小放大器的随机输入失调电压^[4],从而提高了电压基准源的初始精度; M3 和 M2 是电流镜负载管.此放大器的输入共模电平由基准源核确定,从而省掉了偏置电路.整个电压基准源仅有 4 条电流支路,实现了电路的低功耗.

电路的工作原理如下: a 点是放大器的反向输入端, b 点是放大器的正向输入端, c 点是放大器的输出; 因为从 c 点到 a 点的反馈系数比 c 点到 b 点的反馈系数要大,所以整个电压基准源环路是负反馈,因此放大器能强制 I_1, I_2, I_3, I_4 4 条支路电流相等,从而保证电压基准源的正常工作.

放大器的开环增益是:

$$A_V(0) = g_{mT4}(r_{oM2} \parallel r_{oT4}) \quad (5)$$

其中 g_{mT4} 是 T4 的跨导; r_{oM2} 和 r_{oT4} 分别是 M2 和 T4 的小信号漏源电阻.在 BiCMOS 工艺中双极型晶体管的厄利电压较小,一般在 30V 左右,所以 T4




图 4 改进的电压基准源电路图
Fig. 4 Improved bandgap reference

的小信号漏源电阻不大,因此不能实现很高的 $A_v(0)$,必须对图 3 中的放大器进行改进。

单级放大器中可以采用 cascode 结构来实现高输出电阻,但 cascode 结构会消耗一定的电压裕度,从而使最小电源电压上升,并且 cascode 结构需要额外的偏置电路,从而增加了电压基准源的静态功耗.本次设计提出一种新颖的采用自偏置电流镜作为有源负载的单级放大器,在不增加额外电流支路的情况下,消除了双极型晶体管小信号漏源电阻对 $A_v(0)$ 造成的影响.改进的电压基准源如图 4 所示,其中 M2, M3, M4, M5 作为放大器的自偏置有源负载(先不考虑虚线框内的 M6, M7),此时由于 M4 与 M5 的镜像作用,放大器的输出电阻与 T4 的小信号漏源电阻无关.计算放大器输出电阻的小信号电路如图 5 所示,其中 g_{mM5} 是 M5 的等效跨导, V_z 是 z 点的小信号电压。

$$g_{mM5} \approx 1/r_{oT3} = 1/r_{oT4} \quad (6)$$

经过分析可得:

$$I = \Delta V/r_{oT4} + \Delta V/r_{oM2} + K \quad (7)$$

其中 $K = -\Delta V \times g_{mM5} \times (1/g_{m3}) \times g_{m2}$,且 $g_{m3} = g_{m2}$. (7)式中的第三项 K 即为 M4 与 M5 的镜像作用所产生的小信号电流.把(6)式代入(7)式得:

$$R_{out} = \Delta V/I = r_{oM2} \quad (8)$$

从(8)式可知,放大器的输出电阻仅与 M2 的小信号漏源电阻有关,从而消除了双极型晶体管小信号漏源电阻对 $A_v(0)$ 的影响。

进一步分析(7)式,如能使 $g_{mM5} > 1/r_{oT4}$,则电流 I 更小,输出电阻更大.在图 4 中虚线框内的 M6, M7 即实现了 $g_{mM5} > 1/r_{oT4}$ 的作用,使(7)式中 K 发生了变化,是本次设计的创新点.分析此时 K 值的大小,计算过程如下:




图 5 计算输出电阻的小信号电路图
Fig. 5 Small-signal model for calculating R_{out}

设 M2 由 n 个 W/L 的 MOS 管并联组成, M3 由 1 个 W/L 的 MOS 管组成, M6 是 $n-1$ 个 W/L 的 MOS 管并联组成($(W/L)_{M3+M6} = (W/L)_{M2}$),以保证电流镜镜像电流相等,计算 y 点到 z 点的传函:首先把 z 点交流接地,计算 y 点到 z 点的等效跨导.可计算得:

$$g_m = 1/(r_{oM6} \parallel r_{oT3}) \quad (9)$$

然后计算 z 点的等效输出电阻,因为 $r_{oT3} \gg 1/g_{m5}$,所以 M6 的小信号电流基本上都流到 z 点,可计算得:

$$R_{out} \approx 1/(g_{mM3} + g_{mM6}) \quad (10)$$

把(9)和(10)式代入(7)式得:

$$K = -\Delta V g_m R_{out} g_{m2} = -\{\Delta V/r_{oT4} + [\Delta V \times (n-1)/(nr_{oM2})]\} \quad (11)$$

输出电阻增大了 n 倍,本次设计中 n 取 5.为了减少电流镜像误差,要求 M2 的 $W \times L$ 设计的大些,所以把 M2 做成 5 个 MOS 管的并联,这样既可以提高放大器的增益,又能减少电压基准源的随机失调。

因此电压基准源的 $A_5(0)$, $A_1(0)$ 分别为:

$$A_5(0) = ng_{mT4} r_{oM2} = 5g_{mT4} r_{oM2} \quad (12)$$

$$A_1(0) \approx r_{oT4}/(1/g_{mM2} + r_{oT4}) \approx 1 \quad (13)$$

电压基准源的低频电压抑制比:

$$PSRR(0) \approx 5g_{mT4} r_{oM2} \quad (14)$$

通过优化 g_{mT4} 和 r_{oM2} ,可以使低频电压抑制比达到 92dB.

5 电路仿真和芯片测试

本次设计在 XFAB 公司的 XB06 工艺上实现,在 3V 电源电压下,利用 SPECTRE 工具对电压基准源电路进行仿真分析。

图 6 是电压基准源的电源电压抑制比仿真曲线.其中曲线 a 与图 3 电路对应,曲线 b 与图 4 电




图 6 电压基准源电源电压抑制比仿真曲线
Fig. 6 Simulation result of PSRR

路(不包括虚线框内的 M6, M7)对应, 曲线 c 与图 4 电路(包括虚线框内的 M6, M7)对应. 从图 6 可知, 当采用图 3 结构的放大器时, 低频电压抑制比只能做到 55dB, 采用图 4(不包括虚线框内的 M6, M7)结构的放大器就能把低频电压抑制比提高到 79dB, 而本次设计采用图 4(包括虚线框内的 M6, M7)结构的放大器又能把低频电压抑制比再提高 5 倍, 可以达到 92 dB, 仿真曲线验证了电路分析的准确性.

图 7(a)是整个电源管理芯片的照片, 图 7(b)是电压基准源的放大照片. 芯片的尺寸是 $1300\mu\text{m} \times 850\mu\text{m}$, 封装形式是 SOT23; 电压基准源的尺寸是 $180\mu\text{m} \times 130\mu\text{m}$.

电压基准源的测试结果如表 1 所示.





图 7 (a) 电源管理芯片的照片; (b) 电压基准源的放大照片
Fig. 7 (a) Micrograph of realized chip; (b) Micrograph of bandgap reference

表 1 电压基准源实测结果
Table 1 Results of the measurement

测量参数	测量结果	
电源电压范围	2.7~6.5V	
静态电流	6 μ A	
基准电压	1.206V \pm 1%	
电压调整率	70 μ V/V	
电源抑制比	10 ² Hz	85 dB
	10 ³ Hz	85 dB
	10 ⁴ Hz	71 dB
	10 ⁵ Hz	50 dB
	10 ⁶ Hz	28 dB
	10 ⁷ Hz	18 dB
温度系数	40ppm/ $^{\circ}$ C	

图 8 是实测的芯片基准电压与电源电压关系曲线(电压调整率). 当电源电压大于 2.3V 电压基准源就能正常工作, 且电源电压从 2.5V 变化到 6.5V 时, V_{ref} 仅变化 300 μ V.

芯片实测结果基本上与仿真一致, 验证了本次设计的采用自偏置有源负载放大器的电压基准源能实现低静态电流和高电源抑制比.

6 结论

本文设计了一种仅有 4 条电流支路的低功耗电压基准源, 通过对 3 种单级放大器开环增益的比较分析, 提出了一种新颖的自偏置有源负载单级高增益放大器, 提高了电压基准源的电源抑制比, 并对基准电压源的低频电源抑制比进行了理论分析. 芯片在德国 XFAB 公司 XB06 工艺上流片实现, 实测结果验证了电路设计的准确性.

致谢 感谢昊昱微电子技术公司在芯片测试方面的帮助.




图 8 基准电压与电源电压关系曲线
Fig. 8 Measured results under different supply voltages

参考文献

- [1] Tham K, Nagaraj K. A low supply voltage high PSRR voltage reference in CMOS process. *IEEE Solid-State Circuits*, 1995, 30(5):586
- [2] Mehrmanesh S. A 1-volt, high PSRR, CMOS bandgap voltage reference. *Proceedings of the 2003 International Symposium on Circuits and Systems*, 2003:381
- [3] Ronald B. Bandgap voltage reference and method for providing same. US Patent, 5619163, 1997
- [4] Gray P R, Meyer R G. Analysis and design of analog integrated circuits. John Wiley, 2001
- [5] Giustolisi G, Palumbo G. A detailed analysis of power-supply noise attenuation in bandgap voltage references. *IEEE Trans Circuits Syst I*, 2003, 50(2):185
- [6] Giustolisi G, Palumbo G. Detailed frequency analysis of power supply rejection in brokaw bandgap. *The 2001 IEEE International Symposium on Circuits and Systems*, 2001, 1:731
- [7] Li Qiang, Han Yifeng, Xie Wenlu. Design of ultra-low power bandgap voltage reference and its PSR analysis. *Chinese Journal of Semiconductors*, 2004, 25(11):1474 (in Chinese)
[李强, 韩益锋, 谢文录. 一种超低功耗能隙源设计及其电源噪声抑制分析. *半导体学报*, 2004, 25(11):1474]

Design of Low Power, High PSRR Voltage Reference*

Ying Jianhua[†], Chen Jia, and Wang Jie

(Department of Electronic Science and Technology, Huazhong University of Science & Technology, Wuhan 430074, China)

Abstract: A low power, high PSRR voltage reference with an amplifier and a novel self-bias active load is proposed. The low frequency PSRR of the voltage reference and the open-loop gain of the self-bias active load amplifier are discussed. The proposed voltage reference is implemented in an XFAB XB06 process. The nominal output is 1.206V, the supply current is 6mA, the temperature coefficient is 40ppm/°C, and the low frequency PSRR is 85dB.

Key words: voltage reference; low power; high PSRR; self-bias active load amplifier

EEACC: 1205; 1290

Article ID: 0253-4177(2007)06-0975-05

* Project supported by the Information Industry Special Funds of Hubei Province (No. 05060)

[†] Corresponding author. Email: jhying@hust.edu.cn

Received 21 November 2006, revised manuscript received 18 December 2006