

研究简报

GaAs MISHFET 的研制*

杨沁清 高俊华 曾一平 孔梅影 孙殿照

(中国科学院 半导体研究所, 北京)

1989年6月2日收到

本文介绍一种有别于 GaAs MESFET 又相似于 HEMT 结构的器件。采用 MBE 技术生长 i-GaAs/i-GaAlAs/i-GaAs 结构, 用溅射技术淀积 WSi_x , 用自对准离子注入形成源-漏区来制备 MISHFET。这是一种具有二维电子气的异质结场效应器件。栅电极尺寸为 $4\mu m \times 40\mu m$, 测量到的开启电压为 $+1.4V$, 跨导为 $20-25mS/mm$, 还给出了低温测量结果。

主题词 砷化镓, 分子束外延 (MBE), 异质结, 金属-绝缘层-半导体异质结场效应晶体管 (MISHFET)

引言

近年来, GaAs 高速器件和高速集成电路的研制中主要应用了两种类型的 FET。一种是以肖特基栅来控制沟道电流的 MESFET, 一种是利用 GaAlAs/GaAs 界面二维电子气高迁移率特性的 FET, 通常称 HEMT。用 MESFET 来制造 GaAs 集成电路的一个优点是能大量援用已经相当成熟的硅集成技术进行大规模集成。据报道, 有些公司已经研制出了用 MESFET 为基本单元的 GaAs 16kb SRAM。然而, MESFET 的高速性能远不如 HEMT 的高速性能。用 HEMT 为基本元件制造集成电路时, 虽然也能援用硅的集成技术, 但是更大程度上取决于 MBE 技术。据报道, 有些公司也已经研制出了以 HEMT 为基本元件的 GaAs 4kb SRAM。HEMT 自身存在的缺点限制了它在 LSI 方面的应用。这些缺点有: 1, HEMT 的开启电压与 GaAlAs 层的厚度及掺杂浓度有强烈的依从关系, 因而使 GaAlAs 层的外延变得非常困难; 2, 温度对开启电压有很大的影响; 3, 即使在低温下, 光照也会使开启电压发生较大的变化^[3]。近几年, 研究发现用不掺杂的 GaAlAs 代替掺杂的 GaAlAs, 不仅能保持 HEMT 原有的二维电子气的优越性能还能克服 HEMT 自身的缺点^[2], 而且使 MBE 工艺变得容易满足器件的要求。在这里不掺杂的 GaAlAs 层是被用作绝缘层。这种 FET 是一种增强型 MISFET, 因为利用了异质结特性, 所以可以用 MISHFET 来表示。不仅能制造出 n 沟 MISHFET, 还能制造出 P 沟 MISHFET, 并由这两种沟道的器件组成一种互补电路。本文将报导我们研制 MISHFET 的初步结果。

* 本工作得到中国科学院重点研究项目拨款的资助。

器件的结构与制备

图 1 给出了 GaAs MISHFET 的材料结构层次。用 MBE 技术在半绝缘 GaAs 衬底上依次外延下列层次的材料：3000 Å 不掺杂 GaAs；600 Å 不掺杂 $\text{Ga}_{1-x}\text{Al}_x\text{As}$, $x = 0.4$ ；100 Å 不掺杂 GaAs。这样的材料结构，要求在 MBE 过程中，保证系统无污染，控制好各层的厚度与 x 值。在材料层次生长好后，用 rf 溅射技术淀积厚度为 5000 Å 的 WSi_x 膜；用 SF_6 在 RIE 条件下对 WSi_x 进行腐蚀形成栅电极；用正性光致抗蚀剂作离子注入的阻挡层，对源漏区进行选择性自对准离子注入，注入杂质为 Si；离子注入后在 N_2 气氛下进行非稳态退火使注入杂质活化；在源漏区蒸发 AuGeNi 制备欧姆接触电极；再用反应溅射技术淀积 AlN_x 膜作为表面保护介质膜，腐蚀出外引线孔之后再制备非引线电极 (WSi_x)。图 2 给出了我们研制出的栅尺寸为 $4\mu\text{m} \times 40\mu\text{m}$ 的 MISHFET 的照片。由于所有的 MBE 层都是不掺杂的，而且采用了选择性离子注入工艺，所以不需要用腐蚀台面的方法来实现对 FET 的电学隔离，使器件表面具有平面化结构。




图 1 MISHFET 的结构




图 2 MISHFET 的照片 G: (栅电极) 为 $4\mu\text{m} \times 40\mu\text{m}$ 的 WSi_x , S,D: $\text{AuGeNi}/\text{WSi}_x$ AlN_x 表面保护

器 件 特 性

图 3 给出了相应于 MISHFET 栅底下的说明性能带结构。表层的不掺杂 GaAs 和不掺杂 GaAlAs 作绝缘介质用，相当于 Si MOSFET 中的 SiO_2 ，不同点在于 GaAlAs 与 GaAs 之间能带不连续有异质结特性。当 WSi_x 栅电极被施加一个正偏压时，在 BB' 处 GaAs 的能带向下弯曲，当栅电压足够大时，能使 GaAs 的导带底下弯到低于费米能级，在这个界面处形成一个三角形势阱并感应出一定浓度的可移动的电子层。当源漏区之间施加一个电压后就会形成源漏电流。

对于制备的 MISHFET，我们进行了室温和低温测量，初步结果如下。

图 4 为研制的器件 A 在室温下的 I-V 输出特性，栅的尺寸为 $4\mu\text{m} \times 40\mu\text{m}$ 。测到的跨导为 $20-25\text{mS/mm}$ 。开启电压为 $+1.4\text{V}$ 。当栅压低于 1.4V 时，源漏电流很小，一般

小于 $1\mu\text{A}$, 只有当栅压大于 1.4V 时, 才有较大的源漏电流。这种器件具有明显的增强型 FET 特性。这种器件的开启电压预计值为 0.7V 左右, 而实际值偏高, 文献中也有类似的报道^[2]。引起开启电压偏高的原因需进一步分析和研究。栅-源或栅-漏之间的正向压降为 1.2V , 反向击穿电压为 $8\text{--}10\text{V}$ 。




图 3 MISHFET 的说明性能带
结构图




图 4 MISHFET 在室温下的 I - V 特性
 $g_s \approx 20\text{--}25\text{mS/mm}$ $\Delta V_g = +0.5\text{V}$ (室温)

图 5 比较器件 B 在两种温度下的 I - V 特性。在室温下, 它具有如图 5(a)那样的 I - V 曲线, 曲线上对应于一定的 V_g 和 V_{ds} 值的 M 点它所对应的源漏电流 I_{ds} 约为 0.6mA , 将该器件置入液氮中后, 得到如图 5(b)那样的 I - V 曲线。此时相同的 V_g 和 V_{ds} 值下的 M 点所对应的 I_{ds} 增大到 3mA 左右。也就是说, 液氮温度下的 I_{ds} 为室温下 I_{ds} 的 5 倍左右。开启电压没有观察到什么变化。这表明 GaAlAs/GaAs 界面感应产生的电子迁移率在低温下有相当显著的提高。用半绝缘 GaAs 和离子注入技术制备的





图 5 MISHFET 在室温和液氮温度下 I - V 特性的比较

(a) $\Delta V_g = 0.5\text{V}$ (室温) (b) $\Delta V_g = 0.5\text{V}$ (77K)

MESFET, 液氮温度下的 I_{DS} 比室温下的 I_{DS} 仅增加 30% 左右。从而可以看出两种器件具有非常明显的差别。另外, 和图 5(a)相比, 图 5(b)的曲线要变得差些, 而且在 $V_{DS} < 2V$ 时, 曲线有些“下塌”现象, 一般认为这可能与 GaAlAs 层内存在陷阱型缺陷或者与 FET 的制备工艺有某些不当相关^[3]。




图 6 MISHFET 的 Shubnikov-deHass 特性曲线 (4.2K)

我们还测量了器件 C 在液氮温度 (4.2K) 下的电流(已换算成电导)-磁场特性曲线, Shubnikov-deHass 特性曲线, 在图 6 中给出, 这些曲线对应于三个不同的偏压条件。如前所述, 所有的 MBE 层都是不掺杂的, 在 4.2K 的低温下, 能有如此明显的电导变化, 表明这个导电层确实是由栅电压在 GaAlAs/GaAs 界面处出现的三角形势阱中感应引起的二维电子气形成的。图 6 中的曲线是在磁场垂直于器件表面这一条件下得到的, 曲线上并没有出现象文献[4]所报告的那种振荡(即出现多个极值), 表明在我们的 GaAlAs/GaAs 界面的三角形势阱中未能观察到电子能级的量子化效应或亚能带效应。这一点有待进一步探索研究。

结 语

利用不掺杂 GaAlAs 层代替掺杂的 GaAlAs 层制备具有高迁移率特性的异质结 FET, 使外延工艺变得容易。我们用 WSi₃ 栅和自对准选择性离子注入技术制备出了 MISHFET, 测量了它的室温和低温特性, 获得了初步的结果。我们将进一步缩小栅的尺寸, 改进材料层的结构和质量, 改善工艺以进一步提高 MISHFET 的性能, 开展以 MISHFET 为基本元件的集成电路的研制工作, 达到实用化的目的。

我们愿借此机会向半导体研究所的郑厚植研究员表示我们的谢意。他不仅在液氮温度下的测量方面给予了大力的协助，还对器件问题进行了有益的讨论并提出了改进方面的宝贵意见。

参 考 文 献

- [1] Y. Kalayama *et al.*, *Jpn. J. Appl. Phys.*, **23**, L150, (1984).
- [2] K. Arai *et al.*, *Jpn. J. Appl. Phys.*, **24**, L623, (1985).
- [3] R. Fischer *et al.*, *IEEE Trans. Electron Devices*, **31**, 1028, (1984).
- [4] M. Hirano *et al.*, *IEEE Trans. Electron Devices*, **34**, 2400, (1987).

GaAs MISHFET

Yang Qingqing, Gao Junhua, Zeng Yiping, Kong Meiyang and Sun Dianzhao

(Institute of Semiconductors, Academia Sinica)

Abstract

GaAs MISHFET is a new device having heterostructure of i-GaAs/i-GaAlAs/i-GaAs/S. I. GaAs. Some advanced technologies such as MBE, self-aligned implantation with refractory silicide (WSi_x), RIE for etching WSi_x are used to fabricate MISHFETs. I-V curve at room temperature is given for the gate size of $4\mu m \times 40\mu m$. The measured transconductance is about 20—25 mS/mm and V_{th} is +1.4 V. Measurement results at low temperature are also given.

Key words: GaAs, MISHFET, MBE, Heterostructure