

# 高精度带隙基准电压源的实现<sup>\*</sup>

江金光 王耀南

(湖南大学电气与信息工程学院, 长沙 410082)

**摘要:** 提出了一种高精度带隙基准电压源电路, 通过补偿其输出电压所经过的三极管的基极电流获得精确的镜像电流源。设计得到了在-20~+80℃温度范围内温度系数为 $3 \times 10^{-6}/\text{℃}$ 和-85dB的电源电压抑制比的带隙基准电压源电路。该电路采用台积电(TSMC) 0.35μm、3.3V/5V、5V 电源电压、2层多晶硅4层金属(2P4M)、CMOS 工艺生产制造, 芯片中基准电压源电路面积大小为 0.654mm×0.340mm, 功耗为 5.2mW。

**关键词:** 高精度; 电流补偿; 温度补偿; 温度系数; 带隙基准电压源

**EEACC:** 1280; 2570D

中图分类号: TN431.1

文献标识码: A

文章编号: 0253-4177(2004)07-0852-06

## 1 引言

近年来, 模拟集成电路设计技术随着CMOS 工艺技术一起得到了飞速的发展, 芯片系统集成(system on chip)技术已经受到学术界及工业界广泛关注。随着电路系统结构的进一步复杂化, 对模拟电路基本模块, 如A/D、D/A 转换器, 滤波器电路以及锁相环等电路提出了更高精度及速度的要求。由于带隙基准电压、电流源电路的输出电压及电流几乎不受温度和电源电压变化的影响, 这就使得片内集成的带隙基准电压、电流源电路成了模拟集成电路芯片中不可缺少的关键部件。传统的基准电压源电路<sup>[1~6]</sup>在0~70℃的温度范围内能产生温度系数为 $10^{-4}/\text{℃}$ 的基准电压, 而且由于电路中存在运算放大器, 基准源的指标在很大程度上受到运放失调电压(Offset)、电源电压抑制比(PSRR)等的限制, 要想进一步提高电路的性能需在电路结构上进行改进。本文采用自偏压电流源电路, 去掉运算放大器, 利用MOS 管电流镜技术补偿其输出电压所经过的三极管的基极电流获得精确的镜像电流, 得到了在-20

~+80℃温度范围内具有 $3 \times 10^{-6}/\text{℃}$ 的温度系数的基准电压, 并在该电路中采用自偏压、叠加式(Cascode)结构电流源, 将基准电压源的电源电压抑制比提高到了-85dB。

## 2 电路结构

### 2.1 传统的带隙基准电压源电路

理想的带隙基准电压源电路的输出电压几乎不受温度变化、工艺变化、电源电压波动等因素的影响。这就要求我们在带隙基准电路中加入具有负温度系数的二极管以及正温度系数的热电压 $V_t$ , 将这两部分电压适当相加, 可得到如下所示的输出电压:

$$V_{\text{ref}} = V_{\text{be}} + KV_t \quad (1)$$

将(1)式对温度微分, 得到二极管电压在室温时的温度系数为-2.2mV/℃, 而热电压 $V_t$ ( $V_t = KT/q$ )在室温时的温度系数为+0.085mV/℃, 再将这两个温度系数代入(1)式, 可求得基准电压具有零温度系数时 $K$ 的值。传统的带隙基准电压源电路结构如图1所示。

\* 国家自然科学基金(批准号: 60375001)及高校博士点基金资助项目

江金光 男, 1969年出生, 研究方向为智能信号处理、低电压/低功率模拟集成电路设计等。

王耀南 男, 1957年出生, 博士生导师, 主要从事智能控制、智能信息处理、图像识别及其应用研究。

2003-07-26 收到, 2003-10-10 定稿

©2004 中国电子学会




图1 传统的带隙基准电压源电路

Fig. 1 Conventional bandgap reference

图1中运算放大器的作用是在电路处于深度负反馈的情况下,使a,b两点的电压相等,若 $R_1=R_2$ ,则会使得 $I_1=I_2$ ,并满足:

$$V_{be1} = V_{be2} + I_2 R_3 \quad (2)$$

$$V_{be1} = V_t \ln(I_1/I_{SS1}) \quad (3)$$

$$V_{be2} = V_t \ln(I_2/I_{SS2}) \quad (4)$$

$$V_{be1} - V_{be2} = V_t \ln\left(\frac{I_1}{I_2} \times \frac{I_{SS2}}{I_{SS1}}\right) \quad (5)$$

$$V_{ref} = V_{be2} + \left(1 + \frac{R_2}{R_3}\right) V_t \ln n \quad (6)$$

适当选取 $R_2$ , $R_3$ 和n值的大小,即可得到具有零温度系数的输出电压 $V_{ref}$ 。由于输入MOS管的非对称性,运算放大器存在有输入失调电压,也就是当运放的输入电压为零时,其输出电压不为零。当运放的输入电压为 $V_{os}$ 时,我们可以得到基准电压的输出如(7)式所示:

$$\begin{aligned} V_{ref} &= V_{be2} + (R_3 + R_2) \times \frac{V_{be1} - V_{be2} - V_{os}}{R_3} \\ &= V_{be2} + \left(1 + \frac{R_2}{R_3}\right) (V_t \ln n - V_{os}) \end{aligned} \quad (7)$$

此时基准源输出电压的电源电压抑制比完全受限于运算放大器的电源电压抑制比的大小。

## 2.2 高精度带隙基准电压、电流源电路

由于传统的带隙基准电压源电路中包括运算放大器,使得输出的基准电压 $V_{ref}$ 存在失调电压,同时其电源电压抑制比在很大的程度上受限于运算放大器,因而使得传统带隙基准电压源电路的性能指标的进一步提高受到很大限制。我们在传统带隙基准电压源的基础上进一步改进,去掉电路中的运算放大器,采用自偏压、叠加式结构的电流源、电流镜电路,同时通过补偿输出基准电压所经过的三极管的基极电流获得精确的镜像电流源设计得到了具有 $3 \times 10^{-6}/^{\circ}\text{C}$ 的温度系数和-85dB的电源电压抑制比的带隙基准电压源电路,如图2所示。由于图2电路中的pnp三极管是采用CMOS工艺做成,其衬底接地,放大倍数很小( $\beta = 3.5$ 左右),所以,其基极所分掉的电流就很大( $I_b = I_c/\beta$ ),而且其电流成分复杂,温度系数很难得到有效补偿。由 $\Delta V_{be}$ 在电阻 $R_1$ 上所产生的基准电流通过电流镜复制后流入到电阻 $R_2$ 上,此时,还存在有三极管 $Q_3$ 的基极电流流入到电阻 $R_2$ 上,使得流经电阻 $R_2$ 上的电流不能和源电流得到精确匹配,从而导致电阻 $R_1$ , $R_2$ 也无法得到精确匹配。




图2 高精度带隙基准电压、电流源电路

Fig. 2 Circuit of high precision bandgap reference

在图2所示的带隙基准电压、电流源电路中,三极管Q1, Q2, Q3, 电阻R1, R2产生带隙基准电压。电路中由于采用了叠加式结构的自偏压电流源电路(MOS管M1~M8),不仅能在电路工作状态下保证A, B两点的电压相等,还能使输出的基准电压V<sub>ref</sub>具有较高的电源电压抑制比。电路中由三极管Q1, Q2所产生的V<sub>be</sub>(基极和发射极电压差)电压之差,ΔV<sub>be</sub>作用在电阻R1上形成基准电流(50μA),通过电流镜复制技术,将该电流复制放大8倍(400μA)后在电阻R2上产生压降,再经过三极管Q3的pn结形成得到基准电压V<sub>ref</sub>。此外,电路中的电阻R4, R5的阻值为50kΩ,和接成电容方式的大尺寸MOS管M36一起主要对输出基准电压起滤波作用。

电路中的三极管Q4以及接成电流源、电流镜方式的MOS管M15, M16主要用来分流三极管Q3上的基极电流,从而使R2得到精确的镜像电流后得到精度进一步提升的输出基准电压V<sub>ref</sub>。由于三极管Q3上的电流是Q4上电流的两倍,要完全分流Q3管上的基极电流,必须在保证M15, M16管的宽/长(W/L)比完全一样之外,M15管的个数还应为M16管的两倍。

电路中的MOS管M23~M31、三极管Q5以及电阻R3主要用来产生基准电流源电路,然后通过叠加式结构的电流镜(M44~M46)形成基准电流I<sub>bias1</sub>, I<sub>bias2</sub>。

电路中MOS管M34, M35的沟道长度L较大,沟道宽度W较小,即其宽/长比很小。在电路正常工作过程时,这两个管子主要工作在线性区作阻值较大的有源电阻之用,这部分电路连同MOS管M37~M40主要用于基准电压源电路的启动,因为自偏压带隙基准电压源电路存在有两种稳定状态,一种是电路的非工作状态,另一种是工作状态。电路中的PDNN是对电路进行关断之用,基准电压源电路正常工作时,PDNN接低电平,电路关断时接高电平。在电路中电源电压上电的一瞬间,由于串联起来的MOS管M34, M35的V<sub>GS</sub>较大,C点的电位立即被拉上去,MOS管M37~M40立即导通,电路中D, E两点的电压相应地被拉低,有电流从MOS管M8, M6以及M20, M17, M18中流过,电路中的工作点会立即建立起来。当电路处于稳定工作状态时,由于作为源电阻之用的MOS管M34, M35的阻值很大,流过这些管子中的电流会很小(6μA左右),使得C点的电压很低,通常为27mV左右,此时MOS管M37~

M40能可靠地截止。

由图2可得到如下等式:

$$V_A = V_{ebq1} + V_{ebq2} + I_2 R_1 = V_B \quad (8)$$

$$V_{ebq1} = V_t \ln \frac{I_1}{I_{SSq1}} \quad (9)$$

$$V_{ebq2} = V_t \ln \frac{I_2}{I_{SSq2}} \quad (10)$$

$$V_{ref} = V_{eb3} + 8I_1 R_2 \quad (11)$$

此时有V<sub>A</sub>=V<sub>B</sub>

由(8)~(10)式可得到:

$$\Delta V_{be} = V_{ebq1} - V_{ebq2} = V_t \ln \left( \frac{I_1}{I_2} \times \frac{I_{SSq2}}{I_{SSq1}} \right) \quad (12)$$

由于MOS管M9, M11所采用的是8倍电流镜,所以流过电阻R2上的电流是电阻R1上电流的8倍,同时MOS管M17~M22上所产生的两支电流也流进Q1管,从图中可见,流入到三极管Q1中的电流是Q2管中电流的2倍。由以上各式可以得到:

$$V_{ref} = V_{eb3} + \frac{8V_t R_2}{R_1} \ln \left( \frac{I_1}{I_2} \times \frac{I_{SSq2}}{I_{SSq1}} \right) \quad (13)$$

由于V<sub>eb3</sub>的温度系数为-2.2mV/℃,V<sub>t</sub>的温度系数为+0.085mV/℃;这样,V<sub>ref</sub>在一定温度范围内能得到较好地补偿。将(13)式对温度求导,要得到温度系数为零的基准电压V<sub>ref</sub>,即要满足:

$$\left. \frac{\partial V_{ref}}{\partial T} \right|_{T_0} = 0 \quad (14)$$

$$-2.2 + 0.085 \times 8 \times \frac{R_2}{R_1} \ln \left( \frac{2I_2}{I_2} \times \frac{9A}{A} \right) = 0 \quad (15)$$

得到:

$$\frac{R_2}{R_1} = 1.12 \quad (16)$$

可见在温度T<sub>0</sub>时,要得到温度系数为零的基准电压V<sub>ref</sub>,电阻R<sub>2</sub>和R<sub>1</sub>的比值为1.12。

图2电路中所采用的叠加式电流源电路,由于采用了文献[7]中所提的“自偏压式”共源共栅结构电路,因而能较大幅度地改善基准源电路的电源电压抑制比特性。

### 3 高精度带隙基准电压源的版图设计

高精度带隙基准电压源电路的版图设计对于其精度的影响起着至关重要的作用。根据电路设计要求,我们在版图电路中将对其性能影响起关键作用的器件进行了布局的要求:

(1) 图2所示原理电路中的Q1、Q2管要求能进行良好地匹配,由于Q1管的个数为1,而Q2管的个数为9,从版图中可以看出Q2管分布在Q1管的周围。

(2) 图2所示电路中的电阻 $R_1$ 和 $R_2$ 要求能良好地匹配。

(3) 图2所示电路中的电流镜也要求能良好匹配。

#### 4 高精度带隙基准电压源的仿真及测试结果

高精度带隙基准电压源电路采用台积电(TSMC)5V电源电压、 $0.35\mu\text{m}$ (3.3V/5V)、2P4M CMOS工艺生产制造,芯片面积为 $0.654\text{mm} \times 0.340\text{mm}$ ,功耗为5.2mW。

基准电压源的输出电压 $V_{\text{ref}}$ 在 $-20\sim+80^\circ\text{C}$ 的温度范围内的仿真曲线从图3可以看出,其温度系数为 $3 \times 10^{-6}/^\circ\text{C}$ ,远小于文献[8~14]中所提电路 $10^{-5}/^\circ\text{C}$ 的指标,同时,从其频响曲线图4上还可以看出,基准源电路的输出电压具备较高的电源电压抑制比(-85dB)。由于电路中 $R_1$ 、 $R_2$ 的匹配精度对输出的性能指标影响较大,需在版图中的电阻上加入修整(Trimming)电路保证,此外,版图中三极管Q1、Q2也需得到较好的匹配,这样,Q1管可放在中间,Q2管可放在Q1管的周围。

仿真得到的带隙基准电压源电路温度曲线、输

出频响曲线如图3、图4所示,电路版图及芯片照片图分别如图5、图6所示,芯片的测试结果如表1所示。




图3 带隙基准电压源电路输出电压 $V_{\text{ref}}$ 在 $-20\sim+80^\circ\text{C}$ 时的温度曲线

Fig. 3 Temperature coefficient curve of output voltage  $V_{\text{ref}}$  of bandgap reference during the temperature from  $-20^\circ\text{C}$  to  $+80^\circ\text{C}$




图4 带隙基准电压源电路的输出电压 $V_{\text{ref}}$ 的电源电压抑制比  
Fig. 4 Response of power supply rejection ratio (PSRR) of output voltage  $V_{\text{ref}}$  of bandgap reference




图5 带隙基准电压、电流源电路的版图

Fig. 5 Layout of bandgap reference




图6 含有带隙基准电压、电流源电路的芯片照片图

Fig. 6 Chip microphotograph including circuit of bandgap reference

表1 测量得到的带隙基准电压源电路芯片特性

Table 1 Measured characteristic of chip of bandgap reference

工艺选择	台积电(TSMC) 0.35μm、3.3V/5V、2P4M、CMOS 工艺
基准源类型	自偏压、叠加式电流源结构带隙基准电压源
输出基准电压, $V_{ref}$	1.246V
基准源在-20~+80°C温度范围内输出电压 $V_{ref}$ 的温度系数	$3 \times 10^{-6}/^{\circ}\text{C}$
电源电压抑制比(PSRR)	-85dB
芯片面积	0.654mm × 0.340mm
电源电压	5.0V
功耗	5.2mW

## 5 结论

本文提出了一种自偏压、叠加式电流源结构带隙基准电压源电路。通过补偿基准电压源输出电压所经过的三极管的基极电流得到了在-20~+80°C温度范围内温度系数为 $3 \times 10^{-6}/^{\circ}\text{C}$ , 电源电压抑制比为-85dB的高精度带隙基准电压输出, 消除了传统基准源电路因运放中存在失调电压及电源电压抑

制比限制基准源指标的进一步提高等各项不利因素。对所流出的带隙基准电压源芯片进行了测试及分析, 实际测得的基准电压源的各项指标与仿真结果基本吻合, 各项实测指标完全满足设计要求, 将此电路应用于数模混合等各项特性指标要求较高的通信芯片中, 具有极其广泛的应用前景。

## 参考文献

- [1] Tsividis Y P, Ulmer R W. A CMOS voltage reference. *IEEE J Solid-State Circuits*, 1978, SC-13(6): 774
- [2] Kuijk K E. A precision reference voltage source. *IEEE J Solid-State Circuits*, 1973, SC-8(3): 222
- [3] Meijer G C M, Verhoeff J B. An integrated bandgap reference. *IEEE J Solid-State Circuits*, 1976, SC-11(3), 403
- [4] Brokaw A P. A simple three-terminal IC bandgap reference. *IEEE J Solid-State Circuits*, 1974, SC-9(6), 388
- [5] Brugler J S. Silicon transistor biasing for linear collector current temperature dependence. *IEEE J Solid-State Circuits*, 1967, SC-2: 57
- [6] Meijer G C M, Schmale P C, Van Zalinge K. A new curvature-corrected bandgap reference. *IEEE J Solid-State Circuits*, 1982, SC-17(6), 1139
- [7] Razavi B. *Design of analog CMOS integrated circuits*. McGraw-Hill, 2000
- [8] Song B S, Gray P R. A precision curvature compensated CMOS bandgap reference. *IEEE J Solid-State Circuits*, 1983, SC-18(6): 634
- [9] Vittoz E A, Neyroud O. A low voltage CMOS bandgap reference. *IEEE J Solid-State Circuits*, 1979, SC-14(3): 573
- [10] Banba H, Shiga H, Umezawa A, et al. A CMOS bandgap reference circuit with sub-1-V operation. *IEEE J Solid-State Circuits*, 1999, 35(4): 670
- [11] Blauschild R A, Tucci P A, Muller R S, et al. A new NMOS temperature-stable voltage reference. *IEEE J Solid-State Circuits*, 1978, SC-13(6): 767
- [12] Busk A E, McDonald C L, Lewis S H, et al. A CMOS bandgap reference without resistors. *IEEE J Solid-State Circuits*, 2002, 37(1): 81
- [13] Leung K N, Mok P K T. A sub-1-V 15-ppm/degree CMOS bandgap voltage reference with requiring low threshold voltage device. *IEEE J Solid-State Circuits*, 2002, 37(4): 526
- [14] Boni A. Op-amps and startup circuits for CMOS bandgap reference with near 1-V supply. *IEEE J Solid-State Circuits*, 2002, 37(10): 1339

## Realization of High Precision Bandgap Reference<sup>\*</sup>

Jiang Jinguang and Wang Yaonan

(College of Electrical and Information Engineering, Hunan University, Changsha 410082, China)

**Abstract:** A high precision bandgap reference circuit is presented, which has the characteristics of temperature coefficient of  $3 \times 10^{-6}/^{\circ}\text{C}$  during the temperature from  $-20^{\circ}\text{C}$  to  $+80^{\circ}\text{C}$ , and  $-85\text{dB}$  power supply restrain ratio(PSRR) through compensating the base current of transistor of output voltage( $V_{\text{ref}}$ ). This circuit is manufactured by Taiwan TSMC 0.35 $\mu\text{m}$  2P4M (3.3V/5V) CMOS technology, which measures  $0.654\text{mm} \times 0.340\text{mm}$  and consumes 5.2mW from a single 5.0V power supply.

**Key words:** high precision; current compensation; temperature compensation; temperature coefficient; bandgap reference

**EEACC:** 1280; 2570D

**Article ID:** 0253-4177(2004)07-0852-06

\* Project supported by National Natural Science Foundation of China(No. 50277010) and Doctoral Program Foundation of Institute of Higher Education of China

Jiang Jinguang male, was born in 1969. His current interests are intelligent signal process, low-power and low-voltage analog integrated circuits.

Wang Yaonan male, was born in 1957, professor. He is engaged in the research on intelligent control, intelligent signal process, image distinguish and its application.