

CMOS 1.4THz 155Mb/s 光接收机 差分跨阻前置放大器*

田俊^{1,2} 王志功¹ 梁帮立¹ 熊明珍¹ 施毅² 郑有焯²

(1 东南大学射频与光电集成电路研究所, 南京 210096)

(2 南京大学物理系, 南京 210093)

摘要: 采用本土 CSMC 0.6 μm 标准 CMOS 技术设计实现了一种用于光纤用户网的 CMOS 跨阻前置放大器. 电路采用差分结构以提高共模抑制比, 减小高频下电源波动和寄生反馈通路的干扰, 抑制衬底耦合噪声和温漂, 从而有效抑制前置放大器的噪声. 同时前置放大器为双端输出, 易与后面差分结构的主放大器级联, 无需单端-双端转换电路和片外元件, 电路结构更为简单, 实现了单片集成. 电路采用单级放大结构, 比通常的多级电路更为稳定. 测试结果表明, 前置放大器在 5V 电源电压下增益-带宽积可达 1.4THz Ω , 等效输入电流噪声为 1.81pA/ $\sqrt{\text{Hz}}$, 可稳定工作在 155Mb/s(STM-1) 的速率上.

关键词: 跨阻前置放大器; 差分结构; 高增益-带宽积; 低噪声; 低成本

EEACC: 1220

中图分类号: TN722

文献标识码: A

文章编号: 0253-4177(2004)11-1486-05

1 引言

光纤用户网是解决骨干网与终端用户之间信息的高速传输与交换问题的有效途径. 随着光接入网的发展, 终端用户对高性能、低成本的光接收机产生了极大的需求.

前置放大器是光接收机前端电路中的关键部分, 决定着整个光接收机的灵敏度, 其作用是将来自光电检测器的微弱电流信号转换成电压信号并预放大. 它必须满足低噪声、高增益、宽带、大动态范围和良好的闭环稳定性的要求. 这些指标通常是矛盾的, 在设计中必须进行折中^[1].

高成品率、低成本的 CMOS 工艺近年已被广泛用于光纤通信系统芯片设计. 实践证明, 通过对电路的优化设计和改进, 完全可以用 0.6 μm CMOS 工艺实现满足光纤用户网通信系统需要的芯片^[2]. 与

0.25, 0.35 μm CMOS 工艺实现的同样的芯片相比较, 制造成本仅为它们的 1/5~1/3.

相对于近期实现的采用非标准 InGaP/GaAs HBT 工艺和骨干网速率相适应的前置放大器^[3], 本文采用 CSMC 0.6 μm CMOS 工艺实现的面向光纤用户网的低成本前置放大器, 应用前景更广.

2 电路设计

跨阻放大器(TIA)具有增益稳定、动态范围大、频带宽和不需要均衡电路等优点^[4], 因此采用跨阻结构的前置放大器被广泛用于高速传输系统.

2.1 单端形式的跨阻放大器

跨阻放大器一般采用单端形式^[3], 这样功耗较小, 但由于易受电源波动和寄生反馈通路的干扰, 使其高频噪声性能变差, 且单端电路在和它后面的差

* 国家自然科学基金资助项目(批准号: 69825101 和 60225014)

田俊男, 1976 年出生, 博士研究生, 主要研究方向是模拟集成电路设计、光纤通信系统 ASIC 设计.

王志功男, 1954 年出生, 教授, 主要研究领域包括 CMOS 和砷化镓工艺的超高速、微波和毫米波集成电路、光电集成电路、射频集成电路设计.

分电路级联时必须引入单端-双端转换电路. 这种转换电路一般采用 RC 低通滤波器实现, 为了获得较低的截止频率, 通常电容很大, 一般到 nF 量级, 不利于单片集成.

单端跨阻放大器的拓扑结构如图 1 所示, 其中光检测器用电流源 I_s 等效. MOS 管 M_s 和负载电阻 R_d 构成共源放大器, 提供主要增益. MOS 管 M_{sf} 和电阻 R_s 构成源级跟随器, 起阻抗匹配和电平位移的作用. 电阻 R_f 用来形成并联负反馈. 不考虑信号源内阻时整个电路的闭环跨阻增益为:

$$A_{rf} \approx \frac{-g_{m1}R_fR_d}{1+g_{m1}R_d} \quad (1)$$

其中 g_{m1} 为 M_s 的跨导. 由 (1) 式可知, 要提高放大器的跨阻增益就必须增大 g_{m1} 和 R_f .




图 1 单端跨阻放大器

Fig. 1 Single-ended TIA

计算跨阻放大器的幅频特性时, 光检测器可用图 2 所示的电流源 I_s 和与它并联的电容 C_d 来等效^[5]. 这样, 电路的传输函数近似为:

$$\frac{V_{out}}{I_s} = -\frac{A}{A+1} \times \frac{R_f}{1+sC_t \frac{R_f}{A+1}} \quad (2)$$

其中 A 为跨阻放大器的开环电压增益; C_t 为输入节点的总电容, 包括光检测器寄生电容 C_d 、放大器的输入电容 C_{in} 和输入节点的其他寄生电容 C_{para} . 故跨阻放大器的带宽 f_{-3dB} 可表示为:

$$f_{-3dB} = \frac{A+1}{2\pi R_f C_t} \quad (3)$$

由 (3) 式可知, 总的输入电容 C_t 和跨阻放大器的等效输入电阻 $R_{if} = R_f / (1+A)$ 是影响放大器带宽的主要因素, 可通过减小它们来拓展带宽. 但放大器的输入电容主要取决于光检测器的寄生电容, 难以降低, 故只有减小放大器的输入电阻来增加带宽. 但通过减小反馈电阻 R_f 来减小输入电阻, 会使电路的增益

降低、热噪声电流增大, 从而降低前置放大器的灵敏度.




图 2 光检测器的简化模型

Fig. 2 Simplified model of the photo detector

单端跨阻放大器的等效输入电流噪声功率谱密度函数为:

$$S_{eq}(f) = \frac{4kT}{R_f} + 2qI_{g1} + \frac{4kTY}{g_{m1}} \left[\frac{1}{R_f^2} + 2\pi f(C_{gs1} + C_{gd1}) \right]^2 \quad (4)$$

式中 I_{g1} 为放大管 M_s 的栅极漏电流; C_{gs1} 和 C_{gd1} 为 M_s 的栅源、栅漏电容; Y 为 MOS 管的沟道噪声系数; k 为波尔兹曼常数; T 为绝对温度; q 为单位电荷; f 是频率. 式中第一项表示反馈电阻 R_f 的热噪声, 第二项为 M_s 的栅极漏电流引起的散粒噪声, 第三项为 M_s 的沟道热噪声. 从 (4) 式可知, 增大 R_f 和 g_{m1} , 减小 M_s 的栅极漏电流 I_{g1} 、栅源和栅漏电容 C_{gs1} 、 C_{gd1} , 可以减小跨阻放大器的等效输入电流噪声. 但低噪声和宽带二者之间必须进行折中处理.

2.2 差分结构的跨阻放大器

跨阻放大器还可以通过差分结构来实现. 而差分结构固有的高共模抑制比, 可减小电源波动和寄生反馈通路的干扰, 并可抑制衬底耦合噪声和温漂. 此外, 差分结构便于和后面的差分主放大器级联, 无需单端-双端转换电路, 可实现单片集成. 单端电路在输入信号较大时会引起输出饱和, 引起后续电路的输入不对称, 而差分跨阻放大器类似于采用源级耦合逻辑的普通差分对, 输入大的信号可获得更快的输出转换速率. 另外, 采用差分结构还具有偏置电路更简单和线性度更高等优点^[6].

相对三极管而言, MOS 管的跨导较小, 因此当 TIA 为单端输入的结构时, 为获得足够大的开环增益和整个电路的负反馈, 通常采用三级级联的形式^[7], 这样会引入三个二阶极点和额外的相移, 因此稳定性差. 如采用差分结构则只需一级放大级就可以获得整个电路的负反馈, 且更为稳定.

文献[7]中的差分结构是通过将单端跨阻放大

器的完全复制来实现的. 这种方法利用了一些差动电路的优点, 如高的电源噪声抑制、更大的输出摆幅等, 但是受共模直流电平和共模干扰的影响比较大. 而且其跨阻放大器采用了三级放大级, 大大增加了电路功耗和芯片面积. 将单端形式转化成差分结构时, 重要的是使器件的偏置电路受共模电平的影响尽可能小, 即使用基本差分对^[6].

基于以上分析, 本文采用了单级差分结构来实现用于光纤用户网的跨阻前置放大器, 电路结构如图 3 所示. 镜像电容 C_{dump} 和光检测器的寄生电容匹配, 对交流信号相当于接地, 因而电路对交流信号是全差分的且可采用单端输入. 该电路的半边等效电路即为单端形式的跨阻放大器, 并且在幅频特性中, 其极点数等于一条通路的极点数, 而不是两条通路的极点数之和^[6]. 因此, 前面得到的公式对此差分结构的跨阻放大器同样成立.




图 3 差分跨阻放大器

Fig. 3 Differential TIA

3 芯片验证

3.1 制造工艺

采用 $0.6\mu\text{m}$ CMOS 工艺参数完成了差分结构跨阻放大器电路的设计和仿真, 基于我国自行研发的“九天”EDA 系统完成了版图设计, 通过上海集成电路设计研究中心的 MPW 计划在华润上华进行了芯片制造. 图 4 为芯片的显微照片, 电路总面积为 $0.42\text{mm} \times 0.4\text{mm}$, 其中核心电路面积仅占 $1/6$.

3.2 仿真结果

采用 BSIM3V3, LEVER49 的器件模型和 SmartSpice 对电路进行了仿真. 模拟得到的跨阻放大器的幅频特性如图 5(a) 所示, 其中光检测器的寄




图 4 差分跨阻放大器的芯片照片

Fig. 4 Micrograph of the differential TIA

生电容取 0.32pF .

由图 5(a) 可见, 该前置放大器在 5V 电源电压下的低频跨阻增益为 $80.8\text{dB}\Omega$, 3dB 带宽为 127MHz (满足 3dB 带宽约为 $0.7 \sim 1$ 倍比特速率的要求), 可工作在 155Mb/s 的数据速率上. 前置放大器的等效输入电流噪声功率谱密度函数 $S_{\text{eq}}(f)$ 曲线如图 5(b) 所示, 在速率为 155Mb/s 时的等效输入电流噪声为 $3.27 \times 10^{-24} \text{A}^2/\text{Hz}$, 即 $1.81\text{pA}/\sqrt{\text{Hz}}$, 满足系统对噪声性能的要求.




图 5 差分跨阻放大器的幅频特性(a)和等效输入电流噪声谱(b)

Fig. 5 Frequency response (a) and equivalent input noise spectrum (b) of the differential TIA

3.3 测试结果

采用 ADVANTEST D3186 信号发生器和 Agilent 86100A 示波器, 在 CASCADE 的探针台上对芯片进行了在片测试. 在 5V 电源电压下, 电路总功

耗为 63.5mW, 其中核心电路功耗仅为 22mW.

进行在片电学测试时, 可将光检测器的电流源模型通过戴维南变换等效为电压源, 对电路输入电压信号. 图 6 为输入数据速率为 155Mb/s 时, 差分跨阻放大器的单端输出电压眼图. 电压输出幅度为 25.71mV, 抖动为 20ps. 并且放大器的输出眼图眼角清晰, 张开度大、噪声小、码间干扰和波形畸变小、抖动性能好.




图 6 数据速率为 155Mb/s 时差分跨阻放大器的单端输出眼图

Fig. 6 Single-ended output eye-diagram of the differential TIA at bit rate of 155Mb/s

3.4 结果分析

单独的比特速率不是全面衡量跨阻前置放大器性能的标准, 由于可通过减小跨阻来拓展带宽, 因此跨阻前置放大器的性能必须用增益-带宽积来衡量, 从而可以在同一尺度来估算跨阻前置放大器的本征开环增益^[8]. 本设计中跨阻增益为 80.8dBΩ, 3dB 带宽为 127MHz, 故增益带宽积为 1.4THzΩ, 和近期相同工艺的研究成果^[9, 10]相比较(见表 1), 本设计的跨阻增益和增益-带宽积最大, 噪声在 pA/√Hz 量级. 因此, 本文实现了一个高增益-带宽积、低噪声的跨阻前置放大器.

表 1 和近期相同工艺的研究成果的比较

Table 1 Performance comparison with recent designs

	Time / μ s	Bit rate / $(\text{Mb} \cdot \text{s}^{-1})$	BW /MHz	R /dBΩ	BW · R /THzΩ	Noise / $(\text{pA} \cdot \text{Hz}^{-1/2})$
Ref. [9]	03	2500	2200	55.3	1.28	40*
Ref. [10]	00		300	57.7	0.23	10
This work	04	155	127	80.8	1.40	1.81

* An estimated sensitivity of -17dBm, with a bandwidth of 2.2GHz and BER of 10^{-10} , corresponds to a noise density of $40\text{pA}/\sqrt{\text{Hz}}$.

表 2 给出了电路的几个关键参数的仿真结果和测试结果, 由表可知, 已实现的电路性能与预期值非

常接近.

表 2 关键参数的仿真和测试结果比较

Table 2 Comparison between simulated and measured values of key parameters

Parameter	Simulated value	Measured value
V_{in}/V	2.50	2.41
V_{out}/V	4.80	4.86
POLY2 loads of input buffer/ Ω	100	82
Supply current/mA	11.3	12.7
Power/mW	56.5	63.5

仿真结果和测试结果的差异在于仿真时采用的是 TT 设计角(即统计概率最大时的数值), 而测得的结果显示工艺偏向 FF 设计角(即晶体管栅长偏小不到 $0.14\mu\text{m}$), 所以晶体管实际的阈值电压 V_{th} 比模拟参数中给出的要小一些. 输入共模电压 V_{in} 由两个 NMOS 管的分压提供, 它随着 V_{th} 的减小而减小^[11]. NMOS 管的漏电流 I_D 与 $\sqrt{V_{th}}$ 成反比, V_{th} 减小时, I_D 增大, 总的结果是电源电流增大, 功耗增加. CMOS 工艺中的多晶硅电阻的阻值随工艺波动的偏差一般在 10%~25%, 而本次流片的电阻偏小, 因此输出共模电压偏高.

此外, 模拟结果显示电路的性能对器件尺寸并不十分敏感, 器件宽长比有明显变化时电路的性能基本不变. 由于该工艺晶体管的制造误差小于 $\pm 0.14\mu\text{m}$ 且多次流片经验也表明该工艺具有比较好的稳定性, 故模拟结果与实测值的基本一致性是可以保证的. 通过对仿真结果和测试结果的比较与分析, 本文设计实现的差分跨阻前置放大器已经达到了实际应用的指标要求.

4 结论

基于国内工艺和版图设计环境, 设计实现了一种高增益-带宽积、低噪声和低成本的 CMOS 差分跨阻前置放大器. 电路采用差分结构有效抑制了前置放大器噪声, 避免了片外元件的使用, 实现了单片集成. 高增益放大器采用了单级增益级实现, 因而更加稳定. 测试结果表明, 本设计的差分结构跨阻放大器性能符合 155 Mb/s 光纤通信系统的规范, 可用在光纤用户网的光接收机中.

参考文献

[1] Wang Zhigong. Integrated circuit design for optical fiber com -

- munications. Beijing: Higher Education Press, 2003: 300 (in Chinese)[王志功. 光纤通信集成电路设计. 北京: 高等教育出版社, 2003: 300]
- [2] Liang Bangli, Wang Zhigong, Tian Jun, et al. 155Mbit/s and 622Mbit/s data speed ICs for optical access networks in 0.6 μ m CMOS technology. High Technology Letters, 2003, 13(10): 1(in Chinese)[梁帮立, 王志功, 田俊, 等. 155Mbit/s 和 622Mbit/s 速率 0.6 μ m CMOS 工艺光纤用户网专用集成电路的部分核心芯片. 高技术通讯, 2003, 13(10): 1]
- [3] Wang Yanfeng, Sun Haifeng, Liu Xinyu, et al. Self-aligned InGaP/GaAs HBT monolithic transimpedance amplifier. Chinese Journal of Semiconductors, 2003, 24(4): 406 (in Chinese)[王延锋, 孙海峰, 刘新宇, 等. 自对准 InGaP/GaAs HBT 单片集成跨阻放大器. 半导体学报, 2003, 24(4): 406]
- [4] Muoi T. Receiver design for high-speed optical-fiber systems. J Lightwave Technology, 1984, 2(3): 243
- [5] Park S M, Papavassiliou C. On the design of low-noise, gigahertz bandwidth preamplifiers for optical receiver applications. Proceedings of ICECS, 1999, 2: 785
- [6] Razavi B. Design of analog CMOS integrated circuits. New York: McGraw-Hill, 2001
- [7] Plevridis S, Birbas A, Triantis D. Monolithic amplifier with AGC and differential output for 622Mbit/s optical communications. Proceedings of IEE Circuits Devices and Systems, 1999, 146(2): 55
- [8] Ingels M, Van Der Plas G, Crols J, et al. CMOS 1.8THz Ω 240Mb/s transimpedance amplifier and 155Mb/s LED-driver for low cost optical fiber links. IEEE J Solid-State Circuits, 1994, 29(12): 1552
- [9] Park S M, Yoo H J. 2.5Gbit/s CMOS transimpedance amplifier for optical communication applications. Electron Lett, 2003, 39(2): 211
- [10] Park S M, Toumazou C. A packaged low-noise high-speed regulated cascode transimpedance amplifier using a 0.6 μ m N-well CMOS technology. ESSCIRC, 2000
- [11] Xie Jiakui, Xuan Yueqing, Feng Jun. Electronic circuit (linearity part). Fourth edition. Beijing: Higher Education Press, 1999(in Chinese)[谢嘉奎, 宣月清, 冯军. 电子线路(线性部分). 第四版. 北京: 高等教育出版社, 1999]

A CMOS 1.4THz 155Mb/s Differential Transimpedance Preamplifier for Optical Receiver*

Tian Jun^{1,2}, Wang Zhigong¹, Liang Bangli¹, Xiong Mingzhen¹, Shi Yi² and Zheng Youdou²

(1 Institute of RF- and OE-ICs, Southeast University, Nanjing 210096, China)

(2 Department of Physics, Nanjing University, Nanjing 210093, China)

Abstract: A CMOS preamplifier for optical access network systems is realized in native CSMC 0.6 μ m CMOS technology. A differential architecture is adopted to increase the common mode rejection ratio of the whole circuit, to lower the interference from supply noise and parasitic feedback paths, and to suppress substrate noise and thermal drift. Thus the noise of the preamplifier can be reduced. At the same time, its complementary outputs allow a differential interface to the following differential main amplifier. Without single-ended to differential circuit, the chip achieves monolithic integration under a simpler configuration. Using single stage architecture, the circuit is more stable than a conventional multistage one. Testing results show that the circuit gains a high bandwidth transimpedance gain product up to 1.4THz Ω and a low equivalent input current noise of 1.81pA/ $\sqrt{\text{Hz}}$ under a supply voltage of 5V. The implemented preamplifier can operate well at standard bit rate of 155Mb/s (STM-1).

Key words: transimpedance preamplifier; differential configuration; high bandwidth transimpedance gain product; low-noise; low cost

EEACC: 1220

Article ID: 0253-4177(2004)11-1486-05

* Project supported by National Natural Science Foundation of China(Nos. 69825101 and 60225014)

Tian Jun male, was born in 1976, PhD candidate. His research interests included analog integrated circuit design and ASIC design for optical fiber communications.

Wang Zhigong male, was born in 1954, professor. His research interests included CMOS and GaAs circuit design of MMIC, OEIC, RFIC used in optical fiber, radar and satellite communication systems.

Received 11 October 2003, revised manuscript received 10 June 2004

©2004 The Chinese Institute of Electronics