

镜像势引起的势垒降低对超薄栅 MOS 结构的直接隧穿电流的影响

毛凌锋 卫建林 穆甫臣 谭长华 许铭真

(北京大学微电子学研究所, 北京 100871)

摘要: 随着器件尺寸的不断减小, 直接隧穿电流将代替 FN 电流而成为影响器件可靠性的主要因素。数值求解的结果表明: 镜像势引起的势垒降低对超薄栅 MOS 直接隧穿电流有较大的影响。利用 WKB 近似方法, 获得了镜像势对直接隧穿电流影响的定性表达式。镜像势对直接隧穿电流的影响随着栅电压的减小而增大, 但是随着栅氧化层厚度的减小而减小。

关键词: 镜像势; 直接隧穿; MOS

PACC: 7340G; 7340R

中图分类号: TN 386

文献标识码: A

文章编号: 0253-4177(2001)08-1044-04

1 引言

由于 MOS 器件的栅氧化层厚度随器件几何尺寸的不断缩小而变得越来越薄, 因此氧化层的可靠性也相应变得越来越重要。当器件尺寸减小到亚微米和深亚微米量级, 特别是当栅氧化层的厚度小于 3nm 后, 为保证器件正常工作, 外加电压也相应减小。在小的栅电压下, 栅氧化层中将会存在明显的载流子隧穿电流^[1-4], 而且该隧穿电流明显不再符合 FN 隧穿电流^[5,6]的规律, 被称为直接隧穿电流。即使是在器件的工作电压下, 超薄栅氧化层中也存在明显的漏电流。这种漏电流将会对器件的功耗、逻辑电路的驱动能力、存储器的存储能力以及器件的可靠性等产生极其不利的影响, 从而限制了器件尺寸的进一步缩小, 目前仍存在很多未知的东西。由于直接隧穿电流会在氧化层及界面产生缺陷, 这些缺陷将对器件的性能产生很大的影响。因此, 定量地理解直接隧穿的特性及其引起的器件退化对器件的设计和优化以及工艺的改进都是非常重要的。迄今为止,

对直接隧穿引起的超薄栅 MOS 器件的退化及其失效已进行了大量的研究^[7-15]。为了解决在直接隧穿情况下, 如何分离不同的陷阱, 快速准确地获得陷阱的参数问题, 直接隧穿弛豫谱已被提出^[16], 该弛豫谱技术可以更好地帮助理解直接隧穿注入引起的超薄栅氧化层的退化。

2 FN 隧穿和直接隧穿

在过去, 人们对 SiO₂ 薄膜的隧穿电流特性已经进行了大量的理论和实验研究^[1-6]。当氧化层上的压降大于氧化层的势垒高度时, 氧化层的漏电流机制可很好地用 FN 电子隧穿来解释, 隧穿电流密度可用经典的 FN 公式来描述^[5,6]:

$$J_{FN} = AE_{ox}^2 \exp(-B/E_{ox}) \quad (1)$$

其中 E_{ox} 为氧化层中电场; 参数 A 和 B 为

$$A = \frac{m_0}{m_{ox}} \times \frac{q^3}{16\pi^2\hbar\phi} \quad (2)$$

$$B = \frac{4}{3} \times \frac{(2m_{ox})^{1/2}}{q\hbar} \times \phi^{1/2} \quad (3)$$

式中 q 为电荷量; ϕ 为势垒高度; \hbar 为约化 Planck

毛凌锋 博士研究生, 主要从事小尺寸 MOS 器件中的量子效应及小尺寸器件可靠性研究。

卫建林 博士研究生, 主要从事小尺寸器件可靠性研究。

穆甫臣 博士研究生, 主要从事小尺寸器件可靠性研究。

常数; m_0 为电子质量; m_{ox} 是电子在氧化层导带中的有效质量。

如果氧化层上的压降小于势垒高度, 经典的 FN 公式就不再适用。图 1 显示了超薄氧化层的隧穿电流与电场的关系。实验结果表明当外加电压较低时, 栅漏电流的曲线明显偏离经典的 FN 线性。开始偏离线性的初始电场随氧化层厚度的减小而增加。当电流曲线偏离线性后, 表明经典的 FN 公式已不适用, 此时就必须考虑直接隧穿。当 MOS 结构的衬底处于强积累时, 直接隧穿的电流密度可用下式来表达^[16]:

$$J_{DT} = \frac{A}{1 - \left[\frac{\phi - qV_{ox}}{\phi} \right]^{1/2}} \cdot 2E_{ox}^2 \times \exp \left[- \frac{B}{E_{ox}} \times \frac{\phi^{1/2} - (\phi - qV_{ox})^{3/2}}{\phi^{1/2}} \right] \quad (4)$$

式中 V_{ox} 为氧化层上的压降; $E_{ox} = V_{ox}/T_{ox}$ 为氧化层中的电场。




图 1 隧穿电流与氧化层电场的关系

FIG. 1 Tunneling Current vs Electric Field in Oxide

3 存在镜像势时的直接隧穿

由于镜像力的存在, 它将缩减势垒的面积和势垒的厚度(见图 2), 从而导致隧穿电流增大。镜像势是一个双曲函数, 故在求解电子的透射系数时会引入椭圆积分, 从而只有数值求解透射系数。根据 Somerfeld、Bethe 和 Holm 的建议, 可通过把势垒近似成一个对称的抛物线势垒形状来得到分析结果。但这类型的近似仅仅对于低电压和高势垒的情况成立。由于直接隧穿是发生在低电压的情况下, 因此该近似也可被用来定性分析存在镜像势时的直接隧穿电流的表达式。




图 2 考虑和不考虑镜像势时的势垒情况

FIG. 2 Barrier with/Without Considering Image Potential

镜像势是由镜像力决定的, 经典镜像力的表达式如下:

$$F_{image} = \frac{1}{4\pi\epsilon_r\epsilon_0} \times \frac{q}{4x} \quad (5)$$

式中 ϵ_0 和 ϵ_r 分别为真空介电常数和栅氧化层的相对介电常数。由此, 可得到镜像势及外场下氧化层中势的表达式, 分别为:

$$V_{image} = - \frac{1}{4\pi\epsilon_r\epsilon_0} \times \frac{q}{4x^2} \quad (6)$$

$$U = \phi - \frac{1}{4\pi\epsilon_r\epsilon_0} \times \frac{q^2}{4x} - qEx \quad (7)$$

由方程(7), 可得到在势的极大值处有

$$0 = \frac{\partial U}{\partial x} = \frac{1}{4\pi\epsilon_r\epsilon_0} \times \frac{q^2}{4x^2} - qE \quad (8)$$

$$x_m^2 = \frac{1}{4\pi\epsilon_r\epsilon_0} \times \frac{q}{4E} \quad (9)$$

最大的势垒降低为

$$\Delta V = \sqrt{\frac{q^3 E}{4\pi\epsilon_r\epsilon_0}} \quad (10)$$

由于镜像势在界面处表现出奇点的性质, 因此在界面与镜像势引起的最大的势垒降低处间的区域内为简便起见, 将势的变化近似成抛物线变化规律。根据 WKB 近似, 类似于以前的工作^[17]中所推导的转变区对 FN 电流影响的表达式, 可得到在考虑镜像势时的直接隧穿电流密度将变为

$$J_{image} = J_0 \exp \left| \frac{x_m \sqrt{2m^* \phi}}{\hbar} \right| \quad (11)$$

式中 J_0 为不考虑镜像势时的直接隧穿电流密度。

4 结果和讨论

利用精确求解薛定谔方程的数值方法^[17-19], 可得到在考虑和不考虑镜像势时的隧穿电流的大小。图 3 显示了当栅氧化层厚度为 1nm 和 2nm 时, 不同

的外加栅压下, 考虑和不考虑镜像势的隧穿电流计算值间的比值 J_{image}/J_0 的变化情况。从图中可看出, 随着栅电压的增加, 镜像势对隧穿电流的影响指数衰减, 到接近 FN 隧穿区域时, 镜像势对隧穿电流的影响已经变得很小, 这与 Lenzlinger 和 Snow 在 1969 年得到的在 FN 隧穿区域镜像势的影响可以被忽略的结论^[5]相吻合。图 4 显示了在不同栅氧化层厚度及外加栅压时, 考虑和不考虑镜像势的隧穿电流计算值间的比值 J_{image}/J_0 的变化情况。从图中可看出随着栅氧化层厚度的减小, 镜像势对隧穿电流的影响也减小。图 3 和图 4 中的曲线是由方程(11)计算得到的结果, 将它与数值计算的结果相比, 可看出二者的基本规律一样。但由于后者采用的抛物线近似是一种粗糙的近似, 因此, 它与数值计算结




图 3 不同栅压下镜像势对直接隧穿电流的影响
FIG. 3 Effects of Image Potential on Direct Tunneling Current Under Different Applied Voltage Across Gate Oxide




图 4 不同栅氧化层厚度下镜像势对直接隧穿电流的影响
FIG. 4 Effects of Image Potential on Direct Tunneling Current with Different Gate Oxide Thickness

果不能很好地定量吻合, 仅仅是对隧穿电流的变化规律的一种定性描述。

5 结论

随着器件尺寸的不断减小, 直接隧穿电流将代替 FN 电流而成为影响器件可靠性的主要因素。在最近的一些工作中, 我们研究了在直接隧穿的情况下, 利用弛豫谱技术来抽取器件在老化过程中的陷阱参数的问题^[16], 以及由于界面粗糙度引起的氧化层厚度的不均匀对直接隧穿的影响问题^[20]。本文讨论的是由于界面对电子的镜像作用引起的势垒降低对直接隧穿的影响, 数值求解的结果表明: 镜像势引起的势垒降低对超薄栅 MOS 直接隧穿电流有较大影响。利用 WKB 近似方法, 获得了镜像势对直接隧穿电流影响的定性表达式。镜像势对隧穿电流的影响随着栅电压的减小而增大, 但随着栅氧化层厚度的减小而减小。

参考文献

- [1] H. S. Momose, M. Ono, T. Yoshitomi, T. Ohguro, S. Nakamura, M. Saito and H. Iwai, IEEE Trans. Electron Devices, 1996, **43**(8): 1233—1242.
- [2] M. Depas, T. Nigam and M. M. Heyns, Solid-State Electronics, 1997, **41**(5): 725—728.
- [3] W. K. Shih, E. X. Wang, S. Jallepalli, F. Leon, C. M. Maziar and A. F. Taschir, Solid-State Electronics, 1998, **42**(6): 997—1006.
- [4] N. Yang, W. K. Henson, J. R. Hauser and J. J. Wortman, IEEE Trans. Electron Devices, 1999, **46**(7): 1464—1470.
- [5] M. Lenzlinger and E. H. Snow, J. Appl. Phys., 1969, **40**(1): 278—283.
- [6] Z. A. Weinberg, J. Appl. Phys., 1982, **53**(7): 5052—5056.
- [7] M. Depas, B. Vermeire, P. W. Mertens, R. L. van Meirhaghe and M. M. Heyns, Solid-State Electronics, 1995, **38**(8): 1465—1471.
- [8] H. Nakatsuji and Y. Omura, Electronics Letters, 1999, **35**(23): 2016—2018.
- [9] N. Matsuo, T. Miura, A. Urakami and T. Miyoshi, Jpn. J. Appl. Phys., 1999, **38**(7A): 3967—3971.
- [10] K. F. Schuegraf, Donggun Park and Chenming Hu, IEDM, 1994, 609—612.
- [11] A. Schenk and G. Heiser, J. Appl. Phys., 1997, **81**(12): 7900—7908.
- [12] Chun-Yen Chang, Chi-Chun Chen, Horng-Chih Lin, Mong-Song Liang, Chao-Hsin Chien and Tiao-Yuan Huang,

- Microelectronics Reliability, 1999, **39**: 553—566.
- [13] A. Ghetti, E. Sangiorgi, T. W. Sorach and I. Kiziyalli, Microelectronics Engineering, 1999, **48**: 31—34.
- [14] N. Yang, W. K Henson and J. J. Wortman, IEDM, 1999.
- [15] C. H. Choi, K. H. Oh, J. S. Goo, Z. Yu and R. W. Dutton, IEDM, 1999.
- [16] Wei Jianlin, Mao Lingfeng, Xu Mingzhen and Tan Changhua, Chinese Journal of Semiconductors, accepted[卫建林, 毛凌锋, 许铭真, 谭长华, 半导体学报, 已接受].
- [17] Mao Lingfeng, Tan Changhua and Xu Mingzhen, Chinese Journal of Semiconductors, accepted[毛凌锋, 谭长华, 许铭真, 半导体学报, 已接受].
- [18] Mao Lingfeng, Tan Changhua, Xu Mingzhen and Wei Jianlin, Chinese Journal of Semiconductors, 2000, **21**(10): 999—1004[毛凌锋, 谭长华, 许铭真, 卫建林, 半导体学报, 2000, **21**(10): 999—1004].
- [19] L. F. Mao, Ch. H. Tan, M. Zh. Xu and J. L. Wei, Acta Physica Sinica, 2000, **49**: 974—982[毛凌锋, 谭长华, 许铭真, 卫建林, 物理学报, 2000, **49**: 974—982].
- [20] Mao Lingfeng, Tan Changhua, Xu Mingzhen, Wei Jianlin, Mu Fuchen and Zhang Heqiu, submitted to Chinese Journal of Semiconductors[毛凌锋, 谭长华, 许铭真, 卫建林, 穆甫臣, 张贺秋, 半导体学报, 已投稿].

The Effects of Barrier Lowering Induced by Image Potential on the Direct Tunneling Current in Ultrathin MOS Structures

MAO Ling-feng, WEI Jian-lin, MU Fu-chen, TAN Chang-hua and XU Ming-zhen

(Institute of Microelectronics, Peking University, Beijing 100871, China)

Abstract: The direct tunneling current is replaced FN tunneling as the main issue affecting the MOS device reliability. The barrier lowering induced by image potential is proved to influence the tunneling current largely. An qualitative equation is obtained for the first time by using WKB approximation. The effects of image potential on the tunneling current increase with the decrease of the applied voltage across the oxide, but decrease with the decrease of the oxide thickness.

Key words: image potential; direct tunneling; MOS

PACC: 7340G; 7340R

Article ID: 0253-4177(2001)08-1044-04

MAO Ling-feng PhD candidate, his main research interest is in the quantum effects of the MOS devices, modeling of MOS devices and the degradation of MOS devices under uniform, nonuniform stresses.

WEI Jian-lin PhD candidate, his main research interest is in the modeling of MOS devices and degradation of MOS devices under uniform, nonuniform stresses.

MU Fu-chen PhD candidate, his main research interest is in the modeling of MOS devices and degradation of MOS devices under uniform, nonuniform stresses.

Received 16 September 2000, revised manuscript received 3 January 2001

© 2001 The Chinese Institute of Electronics