

# 采用多孔氧化硅形成超薄 SOI 结构的研究

黄宜平 李爱珍 蒋美萍<sup>1</sup> 邹斯洵 李金华<sup>1</sup> 竺士炆

(复旦大学电子工程系 上海 200433)

(<sup>1</sup> 江苏石油化工学院 常州 213016)

**摘要** 本文采用多孔氧化硅全隔离技术获得了硅膜厚度小于 100nm、硅岛宽度大于 100 $\mu$ m 的超薄 SOI (TFSOI) 结构。用透视电子显微镜剖面分析技术 (XTEM)、扩展电阻分析 (SRP)、喇曼光谱、台阶轮廓仪和击穿电压测量等技术对多孔氧化硅超薄 SOI 结构进行了分析, 结果表明其顶层硅膜单晶性好, 硅膜和埋层氧化层界面平整。实验表明硅岛的台阶形貌及应力状况取决于阳极化反应条件。在硅膜厚约为 80nm 的 TFSOI 材料上制备了 p 沟 MOSFET, 输出特性良好。

EEACC: 0580, 2570F, 2220E

## 1 引言

采用 SOI 材料制备的 CMOS 器件具有高速、低功耗、高集成度、抗辐照和无自锁效应等许多优点。为了进一步提高 CMOS 器件的性能, 往往要求超薄硅膜 (100nm) 的 SOI 结构, 使器件沟道处于全耗尽状态。用这种超薄 SOI (TFSOI) 结构制备的 CMOS 电路可克服短沟道效应, 改善亚阈值特性, 消除 Kink 效应<sup>[1]</sup>。

目前制备 TFSOI 结构的主要方法是 SMOX SOI 技术。本文采用了高选择和自终止多孔氧化硅全隔离, 即 FIPOS (Full Isolation by Porous Oxidized Silicon) 技术获得了顶层硅膜厚度小于 100nm、硅岛宽度大于 100 $\mu$ m 的 TFSOI 结构。由于利用了 n 型硅阳极化反应具有高选择、自终止的特点, 采用  $n^-/n^+/n^-$  不同掺杂浓度的工艺途径, 使获得的 SOI 结构克服了早期 FIPOS 技术引入的硅膜和埋层氧化层界面不平整等缺点。高选择、自终止 FIPOS 技术具有工艺较简单、硅膜质量好等优点, 因此是制备 TFSOI 结构的一种新途径。

## 2 实验

初始衬底材料是 n 型 (100) 晶向, 电阻率约为 3 $\Omega \cdot \text{cm}$  的三英寸硅片。在衬底材料上先

用锑扩散或锑离子注入的方法形成厚度约  $300\text{nm} \sim 1\mu\text{m}$ , 掺杂浓度为  $10^{18} \sim 10^{19}\text{cm}^{-3}$  的  $n^+$  层, 然后在  $n^+$  层上外延生长一层厚度为  $120 \sim 200\text{nm}$  的  $n^-$  层,  $n^-$  外延层掺杂浓度小于  $10^{16}$




图 1  $n^-/n^+/n^-$  不同掺杂浓度的扩展电阻分布

$\text{cm}^{-3}$ , 这样形成了一个  $n^-/n^+/n^-$  不同掺杂浓度的结构。用扩展电阻 (SRP) 方法对  $n^-/n^+/n^-$  掺杂浓度分布作了分析, 其结果示于图 1。  $n^-$  外延层经过后续氧化等过程,  $n^-$  硅膜厚度将减小, 厚度在  $100\text{nm}$  左右, 这  $n^-$  层即是 TFSOI 结构中顶层硅膜。然后根据器件制造的要求, 在已形成  $n^-/n^+/n^-$  的材料上光刻出硅岛的图形, 这些硅岛区即是将来的器件区。硅岛之间的区域经过磷扩散等工艺形成  $n^+$  区, 其深度要通过  $n^-$  区到达  $n^+$  层。这样在顶层  $n^-$  区的四周和底部均被  $n^+$  区域包围。

对不同掺杂浓度的  $n$  型硅的阳极化反应作了研究<sup>[2]</sup>, 结果表明, 阳极化对不同掺杂浓度的  $n$  型硅有非常强的选择性, 即当阳极化反应电压加得较小时, 在高掺杂的  $n^+$  区就会有阳极化电流流过, 并会使  $n^+$  硅转变为多孔硅, 而在  $n^-$  区没有阳极化反应。只有在阳极化电压加高时,  $n^-$  区才会有阳极化反应发生, 即不同掺杂浓度的  $n$  型硅, 对应着不同的阈值电压使  $n$  型硅能反应。本文精确控制阳极化反应电压, 就可使阳极化反应在  $n^+$  区发生, 而顶层  $n^-$  硅及  $n^-$  衬底均没有电流流过。另外当  $n^+$  区流过反应电流, 并  $n^+$  区全部转化为多孔硅后, 反应电流就趋向零, 反应会自动终止。因此不同掺杂浓度的  $n$  型硅的阳极化反应具有高选择性和自终止特点。

在对  $n$  型硅阳极化反应研究的基础上, 本文对上述的  $n^-$  硅岛被  $n^+$  区包围的样品进行了阳极化反应。阳极化反应是在双腔式阳极化反应器中进行, 两个腔体被硅片隔开, 每一腔体内的反应溶液循环流动。阳极化反应采用  $\text{HF}(\text{D. I})\text{H}_2\text{O}$  乙醇 = 3 : 1 : 1 的溶液, 乙醇的加入可减少反应中产生的气泡, 使反应更均匀。溶液中加入的  $\text{HF}$  酸浓度为 42 wt%。阳极化反应电流密度约为  $20\text{mA}/\text{cm}^2$ 。反应时间可随 SOI 硅岛宽度而变化, 当反应电流趋于零时, 反应会自动结束, 此时  $n^-$  硅膜周围的  $n^+$  区已全部转化为多孔硅了。

接着对样品进行二步氧化工艺, 先作  $300^\circ\text{C}$ , 60 分钟的干氧氧化, 目的是稳定多孔硅的结构, 然后再进行  $760^\circ\text{C}$ , 90 分钟的湿氧氧化, 因为多孔硅的氧化速率非常快, 经过湿氧氧化后多孔硅会全部转化为多孔氧化硅。此时, 多孔氧化硅 SOI 结构已基本形成。该材料在制备器件时, 要经过  $1000^\circ\text{C}$  以上的氧化处理, 多孔氧化硅会进一步致密。

采用  $2\mu\text{m}$  全离子注入硅栅 CMOS 工艺制备了不同尺寸的  $p$  沟 MOSFET, 栅氧化层厚  $60\text{nm}$ , 在  $950^\circ\text{C}$  下用干氧、湿氧、干氧氧化后, 在  $\text{N}_2$  气中退火 30 min 形成。最后制备的器件阈值电压  $V_{\text{TP}}$  约为  $-3\text{V}$ , 漏极击穿电压  $BV_p$  约为  $10 \sim 14\text{V}$ 。

### 3 结果分析及讨论

早期的 F I P O S 技术, 阳极化是在  $p$  型衬底上进行, 这样最终形成的多孔硅厚度非常厚,

一般为硅岛宽度的一半, 只有这样才能保证硅岛下部两面的侧向阳极化形成的多孔硅相遇。这样一方面形成的硅岛宽度不可能太宽, 一般只有十多微米, 另一方面最终形成的多孔氧化硅很厚, 使应力很大, 有翘曲现象, 所以早期 FIPOS 技术难以实用。

本文作者曾发表了一种埋层阻挡式 FIPOS 工艺<sup>[3]</sup>, 该工艺解决了埋层多孔硅太厚的缺点。形成的 SOI 结构剖面显微镜照片如图 2(a) (见图版 D) 所示, 图中硅岛厚  $3.5\mu\text{m}$ , 埋层氧化层厚  $1.8\mu\text{m}$ 。但从图中可看到在岛的中央, 硅膜和埋层多孔氧化硅层界面处有一“尖峰”。

本文采用高选择、自终止的多孔氧化硅 SOI 技术, 获得的硅岛宽度可大大超过早期 FIPOS 技术得到的宽度, 且界面非常平整, 其剖面显微镜如图 2(b) (见图版 D) 所示, 图中硅岛厚度为  $1\mu\text{m}$  左右。因为该样品的  $n^+$  区是采用铈离子注入工艺形成的, 所以埋层多孔氧化硅较薄, 仅几百纳米, 硅岛宽度大于  $80\mu\text{m}$ 。如果增加阳极化反应时间, 硅岛宽度可做到大于  $100\mu\text{m}$ 。

图 3(a) (见图版 D) 是多孔氧化硅超薄 SOI 结构的 XTEM 照片。结果显示, 顶层硅膜厚度约  $100\text{nm}$ , 多孔氧化层的厚度为  $1\mu\text{m}$  左右, 该样品的  $n^+$  区是用铈扩散形成的。为了使 XTEM 样品制备更为方便, 在 SOI 结构形成后在顶层硅上淀积了一层 PECVD 氧化硅层。图中结果显示顶层硅膜和埋层多孔氧化硅间的界面非常平整。图 3(b) (见图版 D) 是硅膜厚度为  $300\text{nm}$  左右的多孔氧化硅 SOI 结构的 XTEM 照片, 结果也显示, 硅膜和埋层多孔氧化硅的界面非常平整。

阳极化反应条件的选择是十分重要的。阳极化反应的电流密度、材料的掺杂浓度以及反应溶液 HF 酸的浓度, 这些参数决定了多孔硅的多孔度及多孔硅的微观结构<sup>[4, 5]</sup>。对不同多孔度的多孔硅氧化层, 多孔氧化硅的体积会有不同变化。本文研究发现当改变阳极化的条件, 多孔硅多孔度发生变化, 会影响最终形成的 SOI 硅岛的形貌, 同时也影响 SOI 硅岛中的应力属性及应力大小。图 4 (见图版 D) 中的 (a)、(b) 和 (c) 分别显示了当阳极化反应液浓度发生变化时, 用  $\alpha\text{-step 200}$  台阶轮廓仪测量的 SOI 硅岛形貌图。在阳极化反应电流密度固定为  $20\text{mA}/\text{cm}^2$ , 材料掺杂浓度不变时, 改变反应溶液浓度, 取三种情况, 即 HF (D, I) H<sub>2</sub>O 乙醇的比例分别为 (a) 3 : 1.5 : 1; (b) 3 : 1 : 1; (c) 3 : 0.5 : 1, 则 SOI 硅岛的形貌分别为岛两边向下弯, SOI 硅岛较平整和 SOI 硅岛两边上翘。采用喇曼光谱仪测量了上述三种样品 SOI 硅膜中的一级光学声子峰相对

完整晶格硅材料的频率变化, 由此可计算出 SOI 硅膜中应力和应力属性。受到二维应力作用的硅膜, 其 O (T) 峰偏移量与硅膜中的应力成线性关系<sup>[6]</sup>

$$\sigma = -2.49 \times 10^4 \times \Delta\omega \text{ N}/\text{cm}^2$$

式中  $\Delta\omega$  (单位为:  $\text{cm}^{-1}$ ) 为待测 SOI 薄膜与完整硅材料 O (T) 峰频率的偏移量, 如  $\Delta\omega > 0$ , 即待测峰频率大于基准峰频率, 则材料中存在压应力; 反之, 若  $\Delta\omega < 0$ , 则材料中存在张应力。图 5 是对上述样品测量的喇曼光谱的结果, 样品 d 是无应力的衬底硅, 对样品 a 来说,




图 5 不同样品 a、b、c 和 d 测得的 Raman 光谱  
其中 d 为体硅样品

$\Delta\omega < 0$ , 计算得到在这种 SOI 硅膜中存在一约  $5 \times 10^3 \text{ N/cm}^2$  的张应力. 而对样品 c,  $\Delta\omega > 0$ , 在硅膜中存在一约  $1 \times 10^4 \text{ N/cm}^2$  的压应力, 样品 b 中存在一小于  $5 \times 10^3 \text{ N/cm}^2$  的张应力, 这一应力是比较小的, 说明获得的 SOI 材料可以用于制备器件.




图 6 TFSOI 材料制备的 p 沟 MOSFET 的直流输出特性

对硅岛之间和硅岛和衬底之间作了击穿电压的测量, 其击穿电压均大于 300V, 说明 SOI 硅岛之间有良好的绝缘性能

图 6 给出了在硅膜厚度为 80nm 的 TFSOI 结构上制备的沟道长度为  $2 \mu\text{m}$  的 p 沟 MOSFET 的直流输出特性. 特性是在 HP4145 半导体参数提取仪上测得的. 因为在器件研制过程中, 工艺条件的限制, 造成器件表面态较大, 最终在图 6 的输出特性上反映出器件的跨导较小, 迁移率较低. 在试制器件时, 掩膜版上沟道长度的设计值为  $2 \mu\text{m}$ , 但因为光刻中造成的误差, 实际的沟道长度小于  $1 \mu\text{m}$ , 从图中可看出曲线无明显的饱和区, 短沟道效应较为严重. 但因为器件是做在 SOI 衬底上, 所以器件具有优良的抗

瞬时辐照和单粒子事件的能力, 另外, 我们测试了器件的总剂量电离辐照特性, 发现其性能变化同相应的体硅器件类似<sup>[7]</sup>.

## 4 结论

采用高选择、自终止多孔氧化硅全隔离 SOI 技术可以获得硅膜厚度小于 80nm 的超薄 SOI (TFSOI) 结构, 该结构硅岛宽度可以大于  $100 \mu\text{m}$ , 岛间绝缘性能良好, 硅膜和埋层多孔氧化硅的界面非常平整. 合适地选取阳极化反应条件可获得理想的 SOI 硅岛台阶形貌及使硅膜中的应力达到较小程度. 结果表明这种 FIPOSOI 技术是获得 TFSOI 结果的一种新途径.

## 参 考 文 献

- [1] J. P. Colinge, Silicon-on-Insulator Technology: Material to VLSI, Kluwer Academic Publishers, 1991.
- [2] Y. P. Huang, H. Wang, A. Z. Li *et al.*, The Proc. of 3rd Inter. Conf. on Solid State and Integrated Circuit Technology, 1992, **92**: 48.
- [3] G. M. Zao, Y. P. Huang and M. H. Bao, Sensors and Actuators, 1992, **A 21**~ **A 23**: 840.
- [4] H. Baumgart, R. C. Frye, F. Philipp *et al.*, Mat. Res. Symp. Proc., 1986, **33**: 63.
- [5] 黄宜平, 郑大卫, 等, 半导体学报, 1995, **16**: 19.
- [6] E. Anastassakia *et al.*, Solid State Commun., 1970, **18**: 133.
- [7] Zhu Shi-Yang, Huang Yi-Ping *et al.*, Nuclear Science and Technology, (to be published).

## Ultra-thin-film Silicon-on-Insulator Structure Fabricated by Using Oxidizing Porous Silicon Technology

Huang Yiping, Li Anzhen, Jiang Meiping<sup>1</sup>, Zhou Sixun, Li Jinhua<sup>1</sup> and Zhu Shiyang

(Department of Electronic Engineering, Fudan University, Shanghai 200433)

(<sup>1</sup> Jiangsu Institute of Petrochemical Technology, Changzhou 213016)

Received 22 December 1996, revised manuscript received 3 February 1997

**Abstract** Ultra-thin-film silicon-on-insulator (TFSOI) structure with 100nm thick and 100 $\mu$ m wide top Si islands have been fabricated by using full isolation by oxidizing porous silicon (FIPOS) technique. These structures are characterized by using XTEM, SRP, Raman spectroscopy,  $\alpha$ -step and electrical breakdown measurement. The results suggest that the TFSOI structures are of high quality and the top silicon/buried oxide interface is relatively planar and uniform. The shape of the silicon islands and the stress in the top silicon depend strongly on the condition of anodization. P-channel TFSOI MOS transistors have been fabricated in 80nm thick top silicon layer with good output characteristics.

**EEACC:** 0580, 2570F, 2220E




图 2 (a) 埋层阻挡式 F-IPOS SOI 结构剖面显微镜照片  
(b) 高选择、自终止多孔氧化硅 SOI 结构剖面显微镜照片




图 3 (a) 多孔氧化硅 TF SOI 结构 XTEM 照片  
(b) 膜厚为 300 nm 的多孔氧化硅 SOI 结构 XTEM 照片




图 4 SOI 硅岛台阶轮廓仪测试结果  
溶液比例: (a) HF (D. I)H<sub>2</sub>O 乙醇= 3 1.5 1;  
(b) HF (D. I)H<sub>2</sub>O 乙醇= 3 1 1; (c) HF (D. I)H<sub>2</sub>O 乙醇= 3 0.5 1;