

一种新的高成品率 InP 基 T 型纳米栅制作方法*

石华芬^{1,2} 张海英¹ 刘训春¹ 陈宝钦¹ 刘 明¹ 王云翔^{1,2}

(1 中国科学院微电子中心, 北京 100029)

(2 中国科学院研究生院, 北京 100039)

摘要: 提出了一种新的 PMMA/PMGI/PMMA 三层胶复合结构, 通过一次对准和电子束曝光、多次显影在 InP PHEMT 材料上制作出高成品率的 T 型纳米栅。在曝光显影条件变化 20% 的情况下, InP HEMT 成品率达到 80% 以上; 跨导变化范围在 590~610mS/mm, 夹断电压为 -1.0~-1.2V, 器件的栅长分布均匀。这种新的结构工艺步骤少, 工艺宽容度大, 重复性好, 大大提高了纳米栅器件的成品率。

关键词: PMMA/PMGI/PMMA 三层胶复合结构; InP PHEMT; 电子束曝光; T 型纳米栅

EEACC: 2560S

中图分类号: TN 386

文献标识码: A

文章编号: 0253-4177(2003)04-0411-05

1 引言

信息技术向数字化、网络化方向的迅速发展对超大容量信息传输、超快实时信息处理和超高密度信息存储提出了越来越高的要求。InP 基纳米栅 HEMT 器件是公认的 40~100Gb/s 传输速率的光纤通信用电路及微波、毫米波及亚毫米波低无线通信应用的首选, InP 基 HEMT 在工作频率方面一直保持着固态器件的最高记录。美国 Smith 等^[1]已报道研制成最高振荡频率 f_m 高达 600GHz 的 InP 基 PHEMT, 其它一些报道的器件截止频率在 300~400GHz 范围^[2,3]。应用 InP 基 HEMT/PHEMT 设计的低噪放、功放、振荡器等都具有其它器件不可比拟的优越性能。

InP 基赝配高电子迁移率晶体管(PHEMT)器件的高频性能直接与器件的加工工艺紧密相关, 尤其栅线条的制作对器件截止频率起决定性作用。缩小栅长是提高 HEMT 截止频率的最有效的方法。随着栅长的减小, 栅电阻会成反比例增大, 栅线条的

金属电阻对器件的噪声特性、频率特性都有影响。当栅长达深亚微米、纳米量级时, 栅电阻增加很快, 严重恶化器件的噪声性能。采用 T 型栅结构栅脚的尺寸较窄, 起着控制沟道载流子的作用, 器件的频率特性好, 同时可以显著地减小栅电阻, 提高器件的噪声性能。当栅长达到深亚微米、纳米量级时, 采用 T 型栅是提高器件性能的一个关键步骤。

提高纳米栅的成品率是提高纳米栅器件性能和成品率的关键所在。目前, T 型栅的制作一般采用套刻或者多层胶电子束曝光的方法。由于套刻增加了工艺步骤, 而且套刻精度的稳定重复性不高, 在栅长小于深亚微米情况下, 多采用多层胶电子束曝光的方法。已报道的多层胶结构中应用较广的是常规两层 MPR/PMMA 结构^[2,4], 常规三层 PMMA/P(MMA-MAA)/PMMA 结构^[5,6]以及三层 ZEP/PMGI/ZEP 结构^[3,7]。常规的 T 型栅制作在应用中由于各层胶显影时的互扰问题或胶与化合物半导体材料粘附性不好等问题, 需要进一步进行改进。我们通过对各种结构特点的分析比较, 提出一种新的三层 PMMA/PMGI/PMMA 复合胶结构, 通过一次

* 国家重点基础研究发展计划资助项目(编号: G200006830404)

石华芬 女, 1978 年出生, 硕士研究生, 研究方向是化合物半导体器件及微波单片集成电路。

张海英 女, 1964 年出生, 副研究员, 硕士生导师, 研究方向是化合物半导体器件及电路。

刘训春 男, 1943 年出生, 研究员, 博士生导师, 研究方向是化合物半导体器件及电路、微细加工。

2002-06-20 收到, 2002-09-25 定稿

© 2003 中国电子学会

电子束曝光在 InP 材料上制作出高成品率的 T 型纳米栅, 这种新的结构工艺步骤少, 降低了对曝光和显影工艺的要求, 易于金属剥离, 工艺宽容度大, 重复性好, 大大提高了纳米栅器件的成品率.

2 新三层胶结构

常规两层 MPR/PMMA 结构, 如图 1 所示. 由于临近效应的影响, 难以获得良好的下切图形, 使得金属剥离受到显影和曝光条件的严格限制, 工艺难度增加. 常规的三层 PMMA/P(MMA-MAA)/PMMA 结构, 如图 2 所示. PMMA/P(MMA-MAA) 属于同一系列的胶, 通过不同层光刻胶的灵敏度不同, 控制显影时间, 达到形成屋檐式胶图形的目的, 易于金属剥离. 但此方法存在各层显影干扰, 对显影工艺要求苛刻, 需严格控制各层的显影时间, 才能得到需要的形貌. Wakita 等人 1995 年提出的 ZEP520/PMGI/ZEP520 结构, 如图 3 所示. 虽然克服了各层之间显影的相互干扰问题, 但由于 ZEP520 在 InP PHEMT 材料上的粘附性不好, 需在底层 ZEP520 下淀积一薄层 SiO_2 或 Si_3N_4 以增加胶的粘附性, 这就增加了工艺步骤(SiO_2 的淀积、刻孔), 同时 SiO_2 的介电常数约为 3.5, Si_3N_4 的介电常数约为 7, 这一薄层增加了栅电容, 影响了器件的性能.




图 1 两层 PMMA/P(MMA-MAA) 结构示意图

Fig. 1 Schematic configuration of double-layer PM-MA/P(MMA-MAA) resist




图 2 三层 PMMA/P(MMA-MAA)/PMMA 结构示意图

Fig. 2 Schematic configuration of tri-layer PMMA/P(MMA-MAA)/PMMA resist




图 3 三层 ZEP520/PMGI/ZEP520 结构示意图

Fig. 3 Schematic configuration of tri-layer ZEP520/PMGI/ZEP520 resist

针对以上的分析, 我们提出了一种新的三层胶结构, 该结构由底层 200nm poly (methylmethacrylate) (PMMA)、中间层 420nm poly (dimethylglutarimide) (PMGI) 及上层 300nm (methylmethacrylate) (PMMA) 组成, 如图 4 所示, 通过一次性对准和曝光、多次显影形成自对准 T 型纳米栅结构.




图 4 三层 PMMA/PMGI/PMMA 结构示意图

Fig. 4 Schematic configuration of tri-layer PMMA/PMGI/PMMA resist

在该结构中, 上层及底层的 PMMA 胶与中间层 PMGI 胶采用不同的显影液显影, 显影时互不干扰, 放宽了对显影时间的严格要求; PMMA 胶与基片粘附性好, 不需要淀积增加粘附性的介质层, 工艺步骤少; PMMA 胶容易剥离, 便于蒸发栅金属后剥离形成良好的 T 型栅, 提高了纳米栅器件的成品率.

该结构从改变各层胶的感光性质和考虑简化工艺步骤两个角度出发, 在不增加工艺步骤的前提下, 保证工艺质量, 获得良好的便于剥离三层胶图形, 为形成良好的小尺寸 T 形栅提供保证.

3 纳米栅的制作

采用以上的新三层胶结构, 通过一次性对准和曝光、多次显影在 InP PHEMT 材料上制作出高成品率的 T 型纳米栅.

T 型胶结构通过对已曝光的三层胶采用不同的

显影液显影形成。

(1) 上层 PMMA 采用 1:1 MIBK : IPA 显影液显影, 具有很高的感光率, 较低的对比率。由于显影液 MIBK : IPA 对 PMGI 胶完全不作用, 因此进行上层胶显影时, 中间层胶不受影响, 可以通过显影获得稍大的栅帽开口($\sim 400\text{nm}$)；

(2) 中间层 PMGI 采用 1:4 TMAH : H₂O 显影, 未曝光的 PMGI 在此溶液中有近 140nm/min 的腐蚀速率, 可以通过控制显影时间来控制下切程度, 同时 PMMA 不溶于 TMAH : H₂O 溶液, 由于上层 PMMA / 中间层 PMGI 的应用, 降低了对曝光和显影工艺的要求, 且形成的“屋檐”形状易于金属剥离, 工艺稳定重复度高；

(3) 底层 PMMA 采用 1:3 MIBK : IPA 显影, 具有很高的对比率, 从而获得细的栅长, 同时在此层显影时对上层 PMMA 的栅帽开口没有大的影响。

本方法可控性强, 使用的光刻胶为商业化的胶, 显影液是常规的化学试剂, 实验方法简单实用。完成以上三步显影工艺后, 可获得如图 5 所示的胶图形。底层胶的窗口决定了栅长的大小, 图中的栅长为 122nm。在具体的实验中, 可以通过优化底层胶的厚度及显影时间控制栅长的大小。经过挖槽、蒸发金属剥离后栅金属形状如图 6 所示。




图 5 T 型胶结构电镜图

Fig. 5 SEM configuration of T-shaped resist

整个的新三层胶工艺实现简单、宽容度大、重复性好。同时, 此方法适用于 InP 基 PHEMT、GaAs 基 MHEMT、GaAs 基 PHEMT 的 T 形栅制作, 这对于深亚微米器件工艺的实用化有着重要的意义。

4 InP PHEMT 的制作

采用上述的新三层胶 T 型纳米栅制作方法, 研




图 6 T 型栅金属剖面图

Fig. 6 Cross-section of T-gate

制出纳米栅 InP PHEMT 器件, 器件的结构如图 7 所示(局部)。我们测得器件的跨导典型值为 609mS/mm, 夹断电压为 -1.0~ -1.2V, 器件的 I-V 性能曲线由 HP4155 半导体参数测试仪测得, 如图 8 所示。




图 7 InP PHEMT 器件局部图

Fig. 7 Partial view of InP PHEMT device




图 8 InP PHEMT 直流 I-V 特性

Fig. 8 Current-voltage characteristics

通过对多次实验研制出的纳米栅 InP PHEMT 的数据统计, 发现本文所提出的 T 型纳米栅制作新技术在曝光显影条件变化 20% 的情况下, InP HEMT 成品率达到 80% 以上(正常曝光部分), 并

通过对器件的参数测试证明器件的栅长分布均匀, 跨导变化范围在 $590\sim 610\text{mS/mm}$, 夹断电压为 $-1.0\sim -1.2\text{V}$, 与理论分析吻合, 从而可以得到该技术具有以下特点:

(1) 有利于 T 形栅制作工艺的简化, 适合规模生产; (2) 工艺控制易于操作, 可控性高, 工艺重复性好; (3) 有利于提高成品率, 降低加工成本.

5 结论

本文提出了一种新的 PMMA/PMGI/PMMA 三层胶复合结构, 通过一次对准和电子束曝光、多次显影在 InP PHEMT 材料上制作出高成品率的 T 型纳米栅. 在曝光显影条件变化 20% 的情况下, InP HEMT 成品率达到 80% 以上; 跨导变化范围在 $590\sim 610\text{mS/mm}$, 夹断电压为 $-1.0\sim -1.2\text{V}$, 器件的栅长分布均匀. 这种新的结构工艺步骤少, 降低了对曝光和显影工艺的要求, 易于金属剥离, 工艺宽容度大、重复性好, 大大提高了纳米栅器件的成品率. 实验证明, 本方法可操作性强, 实际效果好, 有着极好的应用前景. 我们采用这种新的纳米栅制作方法, 研制出了高成品率的 InP PHEMT 纳米栅器件, 并获得了良好的器件性能和稳定的工艺步骤, 为国内研制 InP 基器件及微波、毫米波及亚毫米波无线通信用电路打下了基础.

参考文献

- [1] Smith P M, Nichols K, Kong W, et al. Advances in InP HEMT technology for high frequency applications. 2001 IEEE GaAs Digest, 2001: 7
- [2] Nguyen L D, Brown A S, Thompson M A, et al. 50nm self-aligned-gate pseudomorphic AlInAs/GaInAs high electron mobility transistors. IEEE Trans Electron Devices, 1992, 39(9): 2007
- [3] Shinohara K, Yamashita Y, Hikosaka K, et al. Ultra-short T-shaped gate fabrication technique for InP based HEMTs with high $f_T (> 300\text{GHz})$ and their MMIC applications. 23rd GaAs IC Symposium Digest, 2001: 252
- [4] Todokoro Y. Double-layer resist films for submicrometer electron-beam lithography. IEEE Trans Electron Devices, 1980, 27(8): 1443
- [5] Chao P C, Smith P M, Palmateer S C, et al. Electron-beam fabrication of GaAs low-noise MESFET's using a new trilayer resist technique. IEEE Trans Electron Devices, 1985, ED-32(6): 1042
- [6] Zheng Yingkui, Liu Ming, He Zhijing, et al. 0.1 μm T-shaped gate PHEMT devices. Chinese Journal of Semiconductors, 2001, 22(4): 476 (in Chinese) [郑英奎, 刘明, 和致经, 等. 0.1 μm T 型栅 PHEMT 器件. 半导体学报, 2001, 22(4): 476]
- [7] Wakita A S, Su C Y, Rohdin H, et al. Novel high-yield trilayer resist process for 0.1 μm T-gate fabrication. J Vac Sci Technol B, 1995, 13(6): 2725

A Novel High-Yield InP-Based T-Shaped Nanometer-Gate Fabrication Technique*

Shi Huafen^{1,2}, Zhang Haiying¹, Liu Xunchun¹, Chen Baoqin¹, Liu Ming¹ and Wang Yunxiang^{1,2}

(1 Microelectronics R&D Center, The Chinese Academy of Sciences, Beijing 100029, China)

(2 Graduate School of The Chinese Academy of Sciences, Beijing 100039, China)

Abstract: A novel PMMA/PMGI/PMMA trilayer resist structure is introduced. By using only a single alignment, e-beam exposure and a series of development steps, high-yield T-shaped nanometer-gate on InP PHEMT material is fabricated. Yields as high as 80% was achieved with the exposure doses and development times variance of 20%, the extrinsic transconductances vary from 590mS/mm to 610mS/mm, while the cut-off voltage is between -1.0V and -1.2V. With all these data, it is concluded that the gate lengths were highly uniform. The new trilayer resist structure decreased the process steps. The fabrication process has large latitude, high reliability, and improves yield of nanometer gate devices.

Key words: PMMA/PMGI/PMMA tri-resist structure; InP PHEMT; E-beam exposure; T-shaped nano-gate

EEACC: 2560S

Article ID: 0253-4177(2003)04-0411-05

* Project supported by State Key Development Program for Basic Research of China (No. G200006830404)

Shi Huafen female, was born in 1978, graduate student. Her research interests are compound semiconductor devices and MMICs.

Zhang Haiying female, was born in 1964, associate professor. Her research interests are compound semiconductor devices, MMICs, and high density plasma etching technology.

Liu Xunchun male, was born in 1943, professor. His research interests are compound semiconductor devices, MMICs and high density plasma etching technology.