基于双比特算法的新型除法器(英文)

Key words: 双比特算法, 除法运算, VLSI实现, 功耗

Abstract: 提出了基于双比特算法的新型除法器及其VLSI实现结构 .与MIPS微处理器中的除法器相比 ,它的平均执行周期减少了 5 2 5 % ,而其最大延时几乎不变 ,仅晶体管数目增加了 6 0 % .仿真结果表明 ,在相同的运算能力下 ,其功耗仅为MIPS中除法器的 11 3% .

    HTML

Relative (1)

Journal of Semiconductors © 2017 All Rights Reserved