Chin. J. Semicond. > 2005, Volume 26 > Issue 1 > 180-186
|

CONTENTS

一种采用半速结构的CMOS串行数据收发器的设计

黄林, 郭淦, 叶菁华, 陈一辉 and 洪志良

+ Author Affiliations

PDF

Abstract: 设计了一种单片集成的CMOS串行数据收发器．该收发器用于线上速率为1.25Gb/s的千兆以太网中，全集成了发送和接收的功能，主要由时钟发生器、时钟数据恢复电路、并串／串并转换电路、线驱动器和均衡器组成．为了降低系统设计难度和电路功耗，收发器采用了半速率时钟结构．电路采用1.8V 0.18μm 1P6M CMOS数字工艺，芯片面积为2.0mm×1.9mm．经Cadence Spectre仿真验证以及流片测试，电路工作正常，功能良好．

    • Search

    Advanced Search >>

    GET CITATION

    shu

    Export: BibTex EndNote

    Article Metrics

    Article views: 2272 Times PDF downloads: 2154 Times Cited by: 0 Times

    History

    Received: 19 August 2015 Revised: Online: Published: 01 January 2005

    Catalog

      Email This Article

      User name:
      Email:*请输入正确邮箱
      Code:*验证码错误
      Send
      Article Navigation >  Journal of Semiconductors  > 2005  >  26(1): 180-186
      黄林, 郭淦, 叶菁华, 陈一辉, 洪志良. 一种采用半速结构的CMOS串行数据收发器的设计[J]. Journal of Semiconductors, 2005, 26(1): 180-186. ****黄林, 郭淦, 叶菁华, 陈一辉, 洪志良. 2005: 一种采用半速结构的CMOS串行数据收发器的设计. Journal of Semiconductors, 26(1): 180-186.
      Citation:
      黄林, 郭淦, 叶菁华, 陈一辉, 洪志良. 一种采用半速结构的CMOS串行数据收发器的设计[J]. Journal of Semiconductors, 2005, 26(1): 180-186. ****
      黄林, 郭淦, 叶菁华, 陈一辉, 洪志良. 2005: 一种采用半速结构的CMOS串行数据收发器的设计. Journal of Semiconductors, 26(1): 180-186.
      shu

      一种采用半速结构的CMOS串行数据收发器的设计

      • Received Date: 2015-08-19

      Catalog

        Journal of Semiconductors © 2017 All Rights Reserved   京ICP备05085259号-2

        /

        DownLoad:  Full-Size Img  PowerPoint
        Return
        Return