针对SRAM阵列中的串扰，给出了一种新型布局结构，即字线的“错序译码”组织结构和位线的“间隔译码”组织结构．“错序译码”组织结构是根据程序“顺序局部性”的特点提出的，“间隔译码”组织结构是根据“串扰局部性”的特点提出的．在存储器单元比值一定的条件下，采用这种结构可以显著减小由寄生RC所带来的单元间的串扰，提高存储器读写的速度和工作可靠性．仿真结果进一步证实了这种结论．